|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
3 } L s; Q' e! ~) `+ a1 V+ d n# X, a/ {; i
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」
, n5 C W+ P9 A2 ~& T6 u7 L" q) e* f* G x
關於台積電N16 V1.0認證解決方案& @, S# `( B, [8 b0 s
- E1 H# d9 @! ]) O- K# t, B
新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括: 8 E) J/ ~. o: S
3 a0 z3 V K; _( j1 H6 @, d6 C· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。1 Q* j* l5 j9 v7 q3 G* t
/ i' m2 M5 e* a- G% s: g* i
· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。 I; U. y O: V' ]* e. ]& m9 ?6 R
3 W* G( `: V; c8 K* T· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。0 h4 N+ a: p2 |! Q( r# f" Q
8 M8 W0 V3 k/ B2 n6 F· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。$ B. M7 M0 y$ A V8 Q% y/ M
: M! s' `2 F* ^8 d ?
· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。
6 d/ |" w7 v/ b( F! d
" b( k; Y- l& \, K8 K% W9 Y( k· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|