新思科技推出新一代驗證IP 加速SoC驗證流程

masonchung

2012/03/20-張琳一  全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)日前宣布推出以VIPER架構為基礎的Discovery驗證IP(Discovery Verification IP，以下簡稱Discovery VIP)系列產品。VIP完全以SystemVerilog語言所編寫並同時支援UVM、VMM和OVM三種方法論，它所提供的效能優勢、易用性和延展性可加速並簡化複雜SoC設計的驗證。
) y. H* p% b) I: V0 @" S
Discovery VIP的通訊協定分析器(protocol analyzer)提供一個謹守通訊協定的獨特除錯環境，除了支援所有主要的模擬器(simulator)外，Discovery VIP所達成的效能為其他VIP產品的4倍，且其配置(configuration)、覆蓋(coverage)及測試開發功能亦可改善IP和SoC設計人員的生產力。VIPER架構可為以通訊協定為主的創新驗證以及SoC層級確認(validation)提供良好基礎。
, i5 P+ G" l, x# O8 e. V
隨著主要SoC設計納入更多複雜的通訊協定，VIP便成了驗證環境中的要件，它將協助設計人員在緊湊的專案時程內達成覆蓋率目標。VIP提供晶片內外(on- chip及off-chip)通訊協定(如ARM AMBA、PCI Express、USB、MIPI、HDMI和乙太網路等)的功能模型。在進入生產階段之前，驗證工程師利用這些模型測試所有SoC介面，確認該介面是否符合標準。

# d3 s4 k5 f4 T* j) }不像其他VIP產品，Discovery VIP完全利用SystemVerilog語言編寫，因此在既有實作上看不到以其他程式語言所撰寫的外覆程式(wrappers) 或擴充方法。在無需透過方法層級的互通(interoperability)外覆程式或底層轉譯或重設(remapping)，Discovery VIP就能提供一般驗證方法(Universal Verification Methodology；UVM)、驗證方法手冊(Verification Methodology Manual；VMM)和開放式驗證方法(Open Verification Methodology；OVM)三種不同方法論的原生支援。如此一來，不但能減少不必要的效能耗費，同時也能帶來其他好處，包括達成跨模擬器的可攜性、易於整合於SoC環境中以及其他針對VIP除錯、覆蓋度規劃及管理功能。
$ \- D- F; W, I' c2 v& H- l2 X
) o. q- ?/ c/ QDiscovery VIP系列產品乃根據新思科技新一代VIPER架構所開發，該架構全是針對加強VIP效能、可配置性、可攜性、除錯、覆蓋率、符合性管理(compliance management)以及延展性所設計。VIPER架構可追蹤以通訊協定為主的模擬資訊，提供時間序列與RTL波形同步的通訊協定層級分析瀏覽模式。該架構可完全被配置到特定通訊協定組態中，且包含從預先定義序列中刪除不適用的執行時間配置等功能。此外，VIPER架構具備高度延展性，能針對待測裝置(DUT)提供額外功能，如錯誤置入(error injection)模式、覆蓋率採樣(coverage sampling)等。

新思科技VIP適用於多項通訊協定，包括USB 3.0、ARM AMBA AXI3、AXI4、ACE、HDMI、MIPI (CSI-2、DSI、HIS等)、乙太網路40G/100G、PCI Express、SATA、OCP等；完整的適用通訊協定列表，請參考：http://www.synopsys.com/VIP。
" s  M( R+ v$ Q
- ]* ^% H. [) D' j; F
' T# F" _$ T5 E. [' K1 f, mDIGITIMES中文網 原文網址: 新思科技推出新一代驗證IP　加速SoC驗證流程 http://www.digitimes.com.tw/tw/d ... GQMMN#ixzz1ppJgFiUs

globe0968

新思科技之StarRC解決方案通過聯華電子28奈米設計認證
StarRC技術通過矽晶驗證  可供聯電28奈米客戶使用
3 A9 f  O- `4 @/ d; L' k+ t
(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣布，其StarRC™寄生電路抽取(parasitic extraction)解決方案通過聯華電子(UMC)最新28奈米製程技術的認證，在聯電所提供的測試評估設計環境中，該解決方案可達成矽晶驗證(silicon-validated)的準確率，符合聯電先進28奈米Poly SiON及高介電金屬閘極(High K/Metal gate)製程的條件；StarRC技術文件(technology files)已可供聯電28奈米製程客戶使用。
$ f# I' g9 M( T! f" P% }8 f
聯電客戶工程暨矽智財研發設計支援部簡山傑副總經理表示：「聯電持續透過與新思科技等先進EDA大廠合作，為客戶提供可成功達成矽晶設計的高品質解決方案。新思科技StarRC寄生電路抽取解決方案，有效符合我們28奈米製程技術條件的要求，強化了我們提供給28奈米製程客戶的資源廣度。而雙方的共同客戶可充分利用我們最先進的晶圓製程，成功達成創新產品的開發。」

globe0968

StarRC是新思科技Galaxy™實作平台的重要工具軟體，該寄生電路抽取解決方案乃針對SoC、客製數位類比/混和訊號(analog/mixed-signal，AMS)及記憶體設計(memory design)所開發。針對28奈米製程，StarRC所提供的功能包括主要寄生電路效應(parasitic effect)的模型(modeling)，如先進製程的重新定向效應(retargeting effect)、新的導孔蝕刻 (via etch)和耦合效應(coupling effect)、導孔之電阻電容(via resistance and capacitance)、多項式擴散電阻(polynomial-based diffusion resistance)，以及經強化的佈線裝置寄生電路抽取。此外，StarRC也提供其他專為28奈米製程所設計的先進功能，包含針對快速、高準確性的3D抽取之Rapid3D技術、多核效能及擴展性的強化、縮減面積的能力，以及針對大型SoC設計簽核(signoff)所提供的網表(netlist)等。

新思科技設計實作事業群資深副總裁暨總經理Antun Domic表示：「StarRC持續在寄生電路抽取和先進製程設計簽核的技術上領先業界，該解決方案通過聯電的驗證，可協助聯電28奈米客戶採用新思科技先進製程模型和抽取技術的優勢，而這將讓客戶更有把握達成高效能28奈米產品的上市。」