學習<IC Layout Command File撰寫技巧>最好時機

evillivest

【第28期IC佈局工程師培訓計畫】IC Layout Command File撰寫技巧(週六班)
求職、轉職的最佳選擇!! 最扎實又完整的訓練!!
7 U" g8 d* v# \0 Q6 l$ n
' v, T$ y5 G7 S# G1 f  H, E3 P  l【課程目標】
$ P& h" G# y$ h5 X以前面兩階段的各項佈局技術作為基礎，將完整的晶片佈局透過COMMAND FILE編寫的學習，藉此可了解佈局圖如何被驗證並加強製程觀念。在佈局工作進行的時候，便已經考量各種驗證後果，養成佈局工程師有防範未然的觀念，如此一來除了可以快速有效佈局並且縮短除錯修改的時間，提升研發能量和縮短time to market。
' t1 `) q- G! k% l4 X, R
【課程大綱】
1. Dracula 驗證工具功能介紹和VLE的結合
2 q  s3 |5 c' O; x; L: J9 l% \$ x1 J2. Description Block、Input-Layer Block
- b6 Y3 n% \* V  F& [3. Operation Block、邏輯運算指令AND OR NOT(ANDNOT)、XOR
4. 邏輯運算指令Select、Size、Grow...
5. DRC指令WIDTH、EXT、ENC、DENC...
6. LVS 指令、元件定義、連接定義、參數定義
" b, Z& v9 ~3 }. n9 o0 _' x5 [- H, R7. LPE元件定義與萃取參數設定
8. ERC 指令以及其他電氣特性指令
9. 自動修補幾何圖形
10. 偵測Vth飄移和本體效應
11.ESD Rule檢測
12.Ground short 解決方案
. Y8 l7 P$ \& x/ p13.專案的KCL偵錯
14.修改舊案子的LVL比對
15.Antenna Rule以及正確的解決方案
' z5 t4 i1 @* `; q3 y  x2 X1 v16.高壓元件的隔離偵測
9 W3 {8 t9 d6 M- k2 s. A+ B17.找出不同電位的區域與Latch-up
18.不需要額外的BJTMASK，正確的分辨BJT
19.偵測錯誤的Floorplan
4 t, D$ S* @8 n7 m/ A; N& a20.佈局圖的寄生電容值和電阻值
21.偵測不正確的佈局元件
22.偵測影響頻率的佈局線
; y6 S$ j/ S* a23.開始撰寫自己的專案DRC Command File編譯與除錯
24.開始撰寫自己的專案LVS Command File編譯與除錯
25.開始撰寫自己的專案ERC Command File編譯與除錯
/ k9 r( a+ F# j26.開始撰寫自己的專案LPE Command File編譯與除錯
& y$ z5 _. W7 j$ n5 j+ J27.開始撰寫自己的專案PRECommand File編譯與除錯
+ w8 {0 m3 J. z6 x28.開始撰寫自己的專案 LVLCommand File編譯與除錯
29.如何將Dracula Command File轉換成Caliber Command File
30.如何將Dracula Command File轉換成Diva Command File
# g5 p* d1 V6 k+ o9 E/ L31.如何將Dracula Command File轉換成Assura Command File
32.結業考試
" S; M3 P1 M+ J! _- e0 n
【上課時間】2012/4/14(六)-2012/7/21(六)，共12天，09:00-17:30 (4/28、5/12、6/23停課)
5 Q! F  T5 j* m# t* X7 s0 b  D
【上課地點】新竹市光復路二段101號清華大學研發大樓

【主辦單位】 財團法人自強工業科學基金會

【客服專線】03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw

9 F7 J& P1 E/ c! R【報名網址】http://edu.tcfst.org.tw/edm/IC_Layout_2.asp