Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8453|回復: 1
打印 上一主題 下一主題

積體電路佈局工程師核心課程養成班的必要核心課程?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2012-1-18 15:14:44 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
根據經濟部工業局智慧電子學院推動辦公室指出:5 R+ v" N! g/ L  K% G/ `! ]
4 B7 r  ]; I5 \# l. J4 `
多選投票: ( 最多可選 3 項 ), 共有 27 人參與投票
您所在的用戶組沒有投票權限

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂4 踩 分享分享
2#
發表於 2012-2-16 17:34:59 | 只看該作者
招聘公司:one famous IC company& w# f8 P. K$ K
招聘岗位:Sr. Layout Engineer
# k2 M' x6 `  E: B工作地点:Shanghai- W" A; m, F5 |  @/ z

9 g; b) E+ F3 }6 L! Z% T6 P3 W岗位描述:
+ o' s6 l5 U; z9 D: k; l: Z0 cJob Requirements: -Work with circuit designers to build physical design floor-plan; -Complete the physical layout design with the constraints of circuit design requirements; -Verify the physical layout design to meet both circuit design requirements and process requirements; -Use the advanced technologies to improve layout design quality and efficiency. 8 E0 X0 P' I2 v

- K$ ^" ~; Z/ u. J9 Y4 H$ V职位要求:/ W$ J- z2 I4 i0 a1 V# B7 u
Qualifications: -College degree (or above) in Electrical Engineering or other related engineering field; -At least 6 years experience in layout design field with rich tapeout experience; -Good understanding of basic electronic principles dealing with circuit and layout design; -Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification; -Prefer experienced in PLL and IO design -Patient, A good team player, Good communication skills; -Can communicate with both written and spoken English.
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 10:38 PM , Processed in 0.109006 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表