Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8460|回復: 1
打印 上一主題 下一主題

積體電路佈局工程師核心課程養成班的必要核心課程?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2012-1-18 15:14:44 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
根據經濟部工業局智慧電子學院推動辦公室指出:
, c# L' n, g0 T+ J 3 W! P" H" O5 h% l( p* ]: ^
多選投票: ( 最多可選 3 項 ), 共有 27 人參與投票
您所在的用戶組沒有投票權限

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂4 踩 分享分享
2#
發表於 2012-2-16 17:34:59 | 只看該作者
招聘公司:one famous IC company
( Y, d: f6 s" W% L6 f* N$ m+ B招聘岗位:Sr. Layout Engineer) f- Y# a) i2 y* S8 \& S1 O' `
工作地点:Shanghai( k0 M( n( G6 H" g% x

1 `2 ?! z% l. `7 l岗位描述:
7 x: z( e& h5 p1 }4 [7 v: YJob Requirements: -Work with circuit designers to build physical design floor-plan; -Complete the physical layout design with the constraints of circuit design requirements; -Verify the physical layout design to meet both circuit design requirements and process requirements; -Use the advanced technologies to improve layout design quality and efficiency.
8 Y  _5 ?6 _3 \2 d6 I7 E  U/ D! x5 W. f( ]
职位要求:
+ q2 V3 ^' R6 C4 |Qualifications: -College degree (or above) in Electrical Engineering or other related engineering field; -At least 6 years experience in layout design field with rich tapeout experience; -Good understanding of basic electronic principles dealing with circuit and layout design; -Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification; -Prefer experienced in PLL and IO design -Patient, A good team player, Good communication skills; -Can communicate with both written and spoken English.
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 04:45 PM , Processed in 0.109514 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表