電路佈局工程師 有 五大行為指標？

ranica

公      司：A global PC leading enterprise
工作地点：深圳

! ~9 [( y3 [/ }: }$ l& [主要职责：   
/ b. n6 n* C6 a: S1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
/ _# M' g* D: l' k2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片
. n6 W# o: t/ A* |' V* g( C
  Y; I% P) f, R' ^招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
( c. a6 P' {  r; k4 j- r4 a7 N& N6 ]$ \4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
) O) ?0 ^& t! {/ V4 G; U4 L0 h. c公      司：A famous IC company
2 f# [* G; E, f" N9 C% l; r工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
- W* |& b* v9 X: M* J: a6 XExperience in numeric results post-processing such as graph, contour plots
- G. g3 O; Q$ }4 O0 m7 uKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
* d. L* ^5 Q/ j. ]4 sExperience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
1 F0 ^4 Z" ?% \# @9 N公      司：A famous IC company
  \# H! }) R' ?! H, L( n; Z; j工作地点：苏州

$ j2 z$ s# x5 R4 L; P9 K职位描述
; X  a! Q, B' q4 N& @: d5 y工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
: q7 ~0 ~' d* h3 u
职位要求:
- g# F! Y: x* r! P1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
4 T% k! a- l$ l6 x& \2. 有数模混合芯片物理集成经验.
' N; j" T9 n$ n6 o3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
+ C& W# d6 H5 t, T4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
4 @% `' g2 ~# R, m1 n' G5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验