懸賞100RDB：求解HBM VSS-PIN ZAP負電壓 與 PIN-VSS ZAP正電壓的區別？

sendow

首先要先考慮電路佈局的問題: 1. 是否有其他寄生元件
# m( e+ w4 \3 L* S0 r, m, o5 B                                                            2. Junction順逆偏造成的差異

再者如果是單顆元件應該有接近的HBM level
- h* l5 F) y% V! Y如果是複雜電路應該要以最小值來估算, 這才是這個電路真正的HBM level.
! @$ w3 C7 F4 v, u9 T
1 A& J% U# n' E* [, Z8 U( ~* z' Y% F但是仍要考慮該電路實際應用面,是否會有遇到VSS-PIN負電壓的情況~
$ M4 K, T2 ]4 a( s" nsystem level有時可以排除很多在chip level遇到的情況.

sendow

沒辦法畫圖, 大家聯想一下或者自己畫張圖,
# r2 _8 F$ F5 f. k/ [
! H2 e. ?8 W0 I6 A3 p1 v9 u7 |舉例GGNMOS single device for HBM test
only 2 pin (I/O and GND)
- j+ ]2 U* ]$ d. _1 z
6 B7 V1 [$ J5 Z, }! iGGNMOS (drain-I/O; source & gate & sub - GND)
記住ESD一個重要rule, drain contact spacing會放大,

' u0 H& I- e+ E假設從drain(I/O)打正電壓, 因為cont rule有放大,HBM pass 3K
" t* M( n9 C' f% S1 j反之, 從GND打負電壓, source cont rule沒有放大, 所以HBM<2K
: b2 m0 _3 N" P" j- c2 F. s
這是最簡單的情況下說明了, 如果是circuit, path更多更複雜,
要考慮可能反過來打負電壓其實是沒有ESD bypass path~
. w1 J" D: j7 |( P( L
(這樣大家知道為何會有差異了嗎? 各位先進也可以提出其他看法)