11/15 3rd Taiwan SystemC Users Group Forum

amatom

舉辦地點  (台南) 台南國立成功大學會館會議廳
主辦單位：TSCUG聯盟
指導單位：經濟部技術處
* a; t  l" S& p2 a: H$ Z; _9 N  X協辦單位：工業技術研究院資訊與通訊研究所、成功大學晶片系統研發中心

; U& B9 p7 K0 U/ [* e+ X台灣IC設計業界已穩步邁入40nm製程，亦有廠商投入28nm之設計。利用摩爾定律可以計算出，晶片的製造成本已降低到可將多核芯系統單晶片普遍應用在一般的產品上。而多核芯系統單晶片的設計複雜程度，已達到若不使用Electronic System Level Design Methodology (ESL, 電子層級設計方法) 來協助設計，將直接大幅增加設計及製造成本，嚴重降低產品競爭力。另外，經過工業應用證明，數位電子IP若以Behavior Level 設計，使用High Level Synthesis (高階合成) 工具將可以更短的時間，設計出比Register Transfer Level (RTL)更高品質的IP。IC設計及製造技術的發展已顯示，將ESL導入設計流程，為台灣IC設計能力保持領先的重要工作。
+ N5 {( V) e' Z- A. R7 c$ G/ U
5 _+ t; f% w; E/ I7 [本屆研討會將於民國100年11月15日於台南國立成功大學會館會議廳舉行，會中邀請各方面專家針對ESL技術及工具發展現況做一個全面的討論。

1 v$ Y5 d! c  c( J& i; H- v* ~9 A5 B名額：50名
% k! y9 h( o0 |1 j費用：免費
報名方式：1001024_TSCUG-2011-台南(代發).doc

amatom

09:00~09:10	Opening	蘇培陞博士	TSCUG主席, SNPS
09:10~10:00	OSCI and IEEE SystemC Standards	Stan Krolikoski	OSCI, IEEE & Cadence
10:00~10:50	Introduction to SystemC-AMS	邱瀝毅教授	國立成功大學
10:50~11:10	中場休息
11:10~12:00	System Design Exploration with ESL Design Methodology	葉人傑博士	工研院資通所
12:00~13:20	午餐
	Track 1: High Level Synthesis	Track 2: / T' s% G0 j0 p% v& h% vSystem Level Modeling & Verification
13:20~14:00	Optimized High Level Synthesis Solution for Multimedia design and DMA controller Steve Wang, Cadence	Why modeling accuracy is important Winn Cheng, Maojet
14:00~14:40	Cyber Work Bench: C-based High Level Synthesis and Verification Dr. Kazutoshi Wakabayashi, NEC	Mentor ESL Flow Stewart Li, Mentor Graphics
14:40~15:00	中場休息
15:00~15:40	Case Study of ESL solution: High Level Synthesis from system to silicon Jiff Kuo, Synopsys	TBD
15:40~16:20	User Experiences of Forte Cynthesizer Charlie Uang, Maojet	ESL Methodology in the Development of 3D Graphics SoC's 黃英哲教授, 國立中山大
16:20~16:30	抽獎及珍重再見