10/13(四) 3D IC設計與測試研討會

mister_liu

30餘年來，IC設計的方向主要是藉由半導體製程微縮技術的進步，單位面積內電晶體的數量越多， IC的運算能力則越強。然而，受限於電晶體的物理極限，微縮技術的發展不僅困難，也增加IC設計的研發成本，因此3-D IC（Three-Dimensional Integrated Circuit）在幾年前重新開始被廣泛研究。3-D IC主要將兩個或以上的IC堆疊，使用TSV（Through-Silicon VIA）作為各IC之間垂直方向的信號導線。由於垂直堆疊，可輕易提高單位面積內電晶體的數量，進而提高單一IC的運算能力，與微縮技術比起來，研發成本相對低廉。
, a% ?+ T' k( F6 U9 F
' P6 ]1 Q) X! Y9 K& D8 f相較於製造技術，3-D IC的設計與測試顯得是一個尚未被深入探索的領域。3-D IC的設計有別於既往系統晶片設計（SOC）的思維；在成本的限制下，3-D IC的測試是困難度非常高的挑戰。因此，我們希望藉由「3-D IC設計與測試研討會」，邀請有興趣的先進，與我們共同討論這個議題。

工業技術研究院資訊與通訊研究所 敬邀
6 q) e$ n5 ]1 ^7 v, q: V' h