Design For Reliability 的技術槓桿效應，何者最困擾設計人員如你？

tk02561

電機電子零組件材料應用工程失效分析š

# q# o! y- ?0 z/ ?  B/ F●課程簡介：高速數位運算與傳輸速度已實現10Gbps以上的境界，更在最夯的3D IC堆疊多功能於一身的推波助瀾，產品的複合性設計需要有穩定的零組件材料基礎。現今在設計考量可靠度 (Design For Reliability)這項課題下，所有電機電子產品，零組件材料扮演非常重要的引擎角色；產品規格性能(Performance)也在實際應用環境條件中，衍生出與產品尺寸(Scale)及成本壓力(Cost-down pressure)三者之間的技術槓桿效應(Tech. Leverage)；產品不論在設計開發階段、試產階段以至持續量產，零組件材料應用工程成為很重要的關鍵。
, M3 @" e' D5 G8 S$ X/ M/ Z
( G; I! q2 \! r! G3 b本課程大綱從零組件材料應用於設計實務角度出發，以圖文(Illustration)表達如何從開發初期根據應用環境設計應考慮的重點，強調零件應用失效模式，內容結合過往應用實例探討。如零組件材料應用不當時，可能發生以下的問題點：

1.某些高熱零件在其工作環境溫度升高時，如何有效地做熱散逸(Heat dissipation)設計，取得快速平衡，避免因不斷熱累積(Heat Accumulation)而造成產品錯誤動作。
2.當電源電路中的功率元件進行快速切換時，其旁邊的高頻線路因為電路基板銅箔走線配置不當，易形成耦合而訊號被干擾，造成產品錯誤動作(Mal-function)。

3 i. |4 x- b. N1 n5 t+ [各章節講授內容，將針對積體電路 IC、功率半導體、保護元件、被動元件、電機件、磁性元件等，展開選用設計、安全係數考量、失效模式歸納、外觀結構等構裝安全設計製造性評鑑 (間距、干涉、防呆)等；並於課程後研討交流所提個案產品相關零件材料選用問題，將做經驗分析與可能的技術服務。
" U0 Y0 V7 m* C4 n4 I( b+ ?
; F0 z) R/ [/ V/ h4 y3 D● 上課日期：100年10月6、13、20日(週四09:00~ 16:30) (共18小時)
● 議    程：8:30~9:00報到

tk02561

日期	課程時間	課程內容	主講人
100/10/6 100/10/13 100/10/20	每週四 9:00~16:30 (18小時)	●基礎課程 (3小時) 產品設計零組件應用工程觀念與考量要點 ●應用實務課程(15小時) 電路基板布局走線設計 積體電路IC 與功率主動開關零件 保護零件 (雷擊防護、靜電防護、過流-過熱保險裝置) 磁性零件 (變壓器、儲能線圈、扼流線圈、電感) 被動零件 (電阻、電容、整流子) 電機件 (風扇馬達、繼電器等) 零組件 (功率轉換模組、驅動模組、儲存裝置等) 零組件可靠度工程驗證分析 零組件失效模式歸納手法 零件失效模式案例分析	莊文山 專長：電子產品構裝零組件設計、電子產品構裝模組驗證。 經歷：國碁微電子通訊電源產品設計經理、台達電子電源產品信賴性工程副理。

9 `  H  l6 O/ {/ ^3 c% I

● 上課地點：台北市內湖區民權東路六段109號7樓(台灣區電機電子工業同業公會)

● 費　　用：8000 (含講義餐費)

* |% X: P/ [( ~( o$ o! s※註1：TEEMA會員九折；同公司兩人以上報名享八折優惠。

    ※註2：本會會員依據財政部85.9.25台財稅第851917276號函適用營業稅法第八條第一項第十一 款及相關規定免徵營業稅，開立收據。

● 報名辦法：TEEMA網站線上報名http://www.teema.org.tw/education.aspx?infoid=2351

tk02561

安森美半導體推出致能展頻時脈產生器IC，用於降低可攜、消費及計算應用的電磁干擾
& i1 s; r, f3 e" f; G展頻時脈產生器節省電路板空間，符合EMI規範，無須昂貴耗時的重新設計

" s; O" H: e1 e: I  L) ~2012年11月12日 – 應用於高能效電子產品的首要高性能矽方案供應商安森美半導體(ON Semiconductor，美國納斯達克上市代號：ONNN)推出新系列的致能展頻時脈產生器積體電路(IC)，管理時脈源的電磁干擾(EMI)及射頻干擾(RFI)，為所有依賴於時脈的信號在系統範圍內降低EMI。  
+ w5 l5 l' R* w: l
% I, m* o* A8 |& S5 \2 W2 tP3P8203A LVCMOS峰值EMI降低時脈產生器的目標應用為顯示卡、計算及消費等應用。此元件支援3.3 伏(V)輸入電壓，頻率範圍為18 MHz至36 MHz，通過外部電阻模擬控制展頻偏差。系統設計人員選擇該外部電阻之不同值在輸出提供所想要額度的展頻偏差，便能更靈活地定制應用，使在其應用中取得達致降低EMI的要求。P3P8203A採用8接腳、2 mm x 2mm x 0.8 mm WDFN封裝，非常適合用於印刷電路板(PCB)空間受限的應用。工作溫度範圍為0°C至+70°C。

, a' z- R) C" R4 PP3MS650100H和P3MS650103H LVCMOS峰值EMI降低時脈產生器非常適合用於PCB空間受限的應用，如手機和平板電腦等可攜電池供電設備；在這些應用中， EMI/RFI可能是重大挑戰，而遵從EMI/RFIF規範是先決條件。這兩款通用新展頻型時脈產生器採用尺寸僅為1 mm x
4 s# E' b2 N2 b& [
4 f7 K4 D7 ~8 o& v2 ?1.2 mm x 0.8 mm的微型4接腳WDFN封裝，提供業界最小的獨立式致能方案，用於降低時脈源及源自時脈源的下行時脈和資料信號的EMI/RFI。P3MS650100H和P3MS650103H支援1.8 V至3.3 V的輸入電壓範圍，典型展頻偏差為0.45%至1.4%，減小15 MHz至60 MHz頻率範圍之時脈源的EMI/RFI。工作溫度範圍為-20ºC至+85ºC。
7 |; F6 f; Q/ H0 d+ d6 g
$ q& F! K; v! q: ]" Q) N$ r6 ^安森美半導體工業及時序產品副總裁Ryan Cameron說：「 符合EMI規範同時控制成本及儘量減少PCB占位面積，是可攜及計算應用的重大挑戰。我們新的EMI降低IC解決這些挑戰，提供高性價比的方案，降低時脈源及源自時脈源的下行時脈和資料信號的EMI/RFI。設計工程師在設計週期及早應用這些元件，可無須採用其他方案，也無須加入高成本的額外PCB層或遮罩來處理EMI/RFI問題。」

P3P8203A採用8接腳WDFN封裝，每批量10,000片的單價為0.44美元。P3MS650100H及P3MS650103H採用4接腳WDFN封裝，每批量10,000片的單價為0.24美元。

tk02561

TE電路保護部為大中華區工程師推出中文部落格
線上論壇專門探討電路保護的發展趨勢、問題和解決方案
5 S/ r8 g  U8 K! K& ?+ U4 h# C. h
- E/ C4 @0 n# e8 N4 r9 p7 D臺北 － 二○一三年一月二十三日－TE Connectivity旗下業務部門TE電路保護部 (TE Circuit Protection)推出全新的中文部落格(簡體版)，由被動元件產業領先的工程設計和市場行銷專業人士主持。電路保護部落格(http://blog.circuitprotection.com.cn) 主要提供有關市場趨勢、現有和新興技術以及產業新聞的專業評論和觀察資料，同時還包括技術文章、案例研究和其它電路保護相關的資訊連結。除了TE的部落格作者之外，特約作者也會常常針對特定主題分享他們的專業技術。
# e: T& v" I1 ?% w* P" I, s
全新的中文部落格將探討汽車、通訊、工業、多媒體和可攜式電子產品產業的發展狀況和問題，目的是提供一個互動的論壇，針對一般的電子產品，特別是電路保護產品進行深度的討論。此部落格的目標是為設計工程師提供機會進行探討、辯論，並瞭解更多有關快速變化中電子產業的資訊。