|
|
Critical SoC Techniques for 1st Silicon Success
+ j/ I9 q6 |8 A3 L7 l第一次就量產成功所需的關鍵SoC技術( K8 ]3 F; U6 _7 O, H
% z# p0 T0 t& C8 o: \1 l消費和通訊市場的發展日新月異，市場競爭日趨激烈，其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言，這些性能特性是必不可少的。
' f% P- p. c* l& u$ M
! }1 X) ~% x5 E1 L1 _9 {, E% W當話題轉到先進製程，許多晶片設計人員就會發現，要為此類先進應用提供所需的下一代性能、面積和功耗管理，他們也面臨著各種挑戰。
' ]# ?5 x. M' h+ j; N6 A' ~, k6 K. B( t) Y7 y7 Z) w; f; D6 j
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低，令設計工作日趨複雜。
7 q8 e+ c# Y- W9 W•低耗電模式意味著喚醒時間慢，並可能造成存儲狀態流失。. }8 w H; A2 o4 s+ b1 E
•新的性能和功耗管理工具可能需要專門客制化的實現技巧，因而就拉長了設計週期。
* p7 ^4 |4 R( F, @7 y•為優化系統性能需要多次進行反復設計，因而推遲了產品的上市時間。) S' D1 p8 Y$ D
•先進製程設計變得更為複雜，Sign off週期延長，測試工作變得更加困難。+ N5 @' Y" _* e" k0 C# _
0 s4 x+ A3 I7 }2 R. X$ p( }上述這些設計困境使得設計週期延長、量產時間推遲，導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料，幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案，其中包括：. l: }1 P1 p" j5 o3 H
" }) }7 Q1 q7 \9 @# B•在達到最高頻率之下，仍然可以進一步降低功耗。+ l4 W$ i! x1 I
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡，包括多電壓供電技術、DVFS等。/ b |, m1 A( }1 X! F
•如何採用行業標準的EDA流程預測SoC性能，縮短設計週期。
7 u8 t9 @. V5 z: r8 `* S. c•如何從SoC設計環節開始提高產品良率。
" m1 ~! i5 [* b& A' V, ?0 a: ^2 H•如何驗證低功耗和multiple timing corners sign off.
" A% T( l0 Z6 W•快速實現一次量產成功的 “必備”技術。' m8 v J. ~+ U/ u# N
( D* ~! s* m) R: k& I5 u7 x, V
作為一名先進製程晶片設計人員，必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進，為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前，請務必瞭解和掌握最新的制勝法寶，從而克服各種困難，設計出與眾不同的SoC，並縮短產品上市時間。立即註冊，參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|
IP卡
狗仔卡
發表於 2011-8-22 15:20:02
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主