|
|
Critical SoC Techniques for 1st Silicon Success9 t' U- z' M& M% d- z
第一次就量產成功所需的關鍵SoC技術
% f# P& R$ G. ^+ z6 y2 _5 D- C" q) I7 d, h7 h
消費和通訊市場的發展日新月異，市場競爭日趨激烈，其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言，這些性能特性是必不可少的。$ R# ]) t; T/ |
, _: ~: s- d: c, v/ m" n當話題轉到先進製程，許多晶片設計人員就會發現，要為此類先進應用提供所需的下一代性能、面積和功耗管理，他們也面臨著各種挑戰。+ K% Y% ~- E4 D
* c! i9 [0 f2 l9 X" X9 r* v•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低，令設計工作日趨複雜。
7 {* I& j* M( t3 k) U6 j6 [- f; r•低耗電模式意味著喚醒時間慢，並可能造成存儲狀態流失。- ]' y, p% p7 T6 B0 W' q: Z
•新的性能和功耗管理工具可能需要專門客制化的實現技巧，因而就拉長了設計週期。
7 A2 `) C& T( u+ M! a•為優化系統性能需要多次進行反復設計，因而推遲了產品的上市時間。
; m' j) [! S2 m. |9 q0 p, p•先進製程設計變得更為複雜，Sign off週期延長，測試工作變得更加困難。/ c( Q# w6 I9 M- y5 j' P/ g8 d
) o+ v+ J- J9 c1 \5 U( f8 D3 k上述這些設計困境使得設計週期延長、量產時間推遲，導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料，幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案，其中包括：* Y, A, x) }" g$ d6 j- g+ P M
2 G3 ~2 I3 b+ o- r
•在達到最高頻率之下，仍然可以進一步降低功耗。 U: k, u& A& A, p6 I
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡，包括多電壓供電技術、DVFS等。) E( A3 J: |( C
•如何採用行業標準的EDA流程預測SoC性能，縮短設計週期。% j+ I. N2 e; e$ ^* T* J
•如何從SoC設計環節開始提高產品良率。
# U/ x" C/ H' g( T) r•如何驗證低功耗和multiple timing corners sign off./ `, b: R% f2 p# W
•快速實現一次量產成功的 “必備”技術。
* I+ [% A' e$ `+ m6 b @
/ ]6 d6 V! S/ n2 H5 K$ l作為一名先進製程晶片設計人員，必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進，為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前，請務必瞭解和掌握最新的制勝法寶，從而克服各種困難，設計出與眾不同的SoC，並縮短產品上市時間。立即註冊，參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|
IP卡
狗仔卡
發表於 2011-8-22 15:20:02
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主