設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 9622|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
1#
發表於 2011-5-9 17:13:18 | 顯示全部樓層
你好小弟不是RD,我認為LAYOUT影響的不大
. ^+ ~: d8 F4 _6 g  s. I不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
+ i  h1 h9 `% P" _但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
' k& |( S# m% D& E7 }, Y+ }# A7 @( o6 c! e
以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

2#
發表於 2011-5-9 17:18:53 | 顯示全部樓層
抱歉剛英文打錯是driving 不是drivering2 q8 V. d; U& a1 q
/ e6 X4 @3 V$ G: \" e3 ]# W
RD給我的觀念. x3 w# g% R# x

. p2 h5 Y& f& R5 Q6 w& v->GATE不吃電
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 10:48 PM , Processed in 0.114515 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表