9/10 3D SiP設計自動化課程發表會

tk02376

5 u7 F. n! \  c6 _9 ~# L# \SiP 簡介
/ ~* Q# E3 R7 f2 ]0 S1 d% S3 R隨著科技技術的演進以及可攜式產品的需求成長快速，產品要求輕薄短小、多功能性及低成本，使得整合多塊晶片的封裝技術已成為必然的趨勢。
SiP (System in Package)的封裝技術提供了一個相當可行的方法。在這樣的市場趨勢及需求下，封裝技術不僅是滿足單純的IC 封裝需求，還須考慮到整合不同製程元件的需求，以達到產品所需的系統性功能，在基板上透過堆疊或連結一種以上不同功能的封裝製程。

　　

. Y6 k" i$ k- G- v, x, ?4 w! f% O然而，整合多顆晶片的過程中，SiP晶片的良率與可靠度將是一大挑戰。每顆裸晶(Die)在整合前需測試確保其正確性，在封裝後SiP晶片亦需測試確保系統的正確性。整合後SiP層級的晶片可存取性就受到限制，因此，每顆裸晶皆需通過相當高等級的Know-Good-Die(KGD)測試。SiP層級的核心(Core)測試目前有提出以IEEE 1149與1500標準的測試方案。SiP層級的記憶體測試則有利用透過微控制器核心的自我測試電路(BIST)對外部的記憶體進行測試的方案。

　　

本 3-D SiP設計自動化課程推廣研討會，主要邀請去年聯盟發展之課程學校就課程內容與實驗教材作一說明，透過成果發表的方式，推廣 3-D SiP設計自動化的觀念。本研討會之內容涵蓋Chip-package-board 協同設計、SiP功率與信號整合性、及3-D IC可測性設計。另外，近來 3-D IC之觀念已經受到國內外產業界及學術界相當大之關注。雖然 3-D IC設計觀念與SiP設計觀念有所不同，SiP也是一種 3-D之設計方式。工研院資通所現正極力推廣 3-D IC設計平台。因此，我們將邀請工研院資通所蒯定明組長給一個關於使用TSV整合3-D IC介紹之演講。誠摯邀請您的參與，與我們一齊針對 3-D SiP設計自動化課程進行討論、交流與分享！

tk02376

時間	活　動　內　容	% d$ F% l2 Z1 z. q說　明
09:00 ~ 09:30	報到	$ j0 A& T  P( G4 L1 w- K0 c
09:30 ~ 09:40	開幕致詞	DAT聯盟召集人 國立台灣科技大學 呂學坤 教授
09:40 ~ 10:50	Invited Talk: " y) H+ t& w8 F" ?3 @A Longer Introduction to 3-D Integration with TSV	工業技術研究院-資通所 蒯定明 組長
10:50 ~ 11:00	3-D SiP自動化課程規劃說明 4 y% B! Z* S" d% I	國立中央大學電機系 李進福 教授
11:00 ~ 12:00	Chip-package-board 協同設計	國立交通大學電子所 陳宏明 教授
12:00 ~ 13:00	午餐	4 r- R/ N  s; s( X
13:00 ~ 14:00	SiP功率與信號整合性	國立中山大學資工系 3 g1 d1 k4 r6 g* O% [李淑敏 教授
14:00 ~ 15:00	3-D IC可測性設計	國立中央大學電機系 " F% e0 ]+ V# g/ r6 f, i4 S" P李進福 教授