Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17045|回復: 10
打印 上一主題 下一主題

[問題求助] 請教設計OP的一些問題!!

  [複製鏈接]
1#
發表於 2010-6-11 00:34:51 | 顯示全部樓層
我也是初學者
* q7 x) w! ^. P* u" {3 B0 L" a4 A" v3 `/ C+ l
我說說我的看法8 G2 D7 F4 c' {# h6 f1 ?

7 g7 @' B) J9 t4 @. @(1)我也是這樣算的所以沒錯吧。VSD(sat)就是Simth講的Overdrive-Voltage8 y" S3 C1 p7 f9 Q& e7 {
- Y2 _7 S$ R: J8 h( D% O& |1 S9 `( o
這個值一般是0.1~0.3都有,值越小增益越容易做高,當然,會跟頻寬互相限制。9 \+ Z& L) V" N1 P6 W
% C1 b/ Q! f: g. E( p0 \
而且每顆電晶體依照它需要貢獻給電路的特性不同,它的Overdrive也會不同。
! Z6 T! q; M& S; y% |1 [
% H- b- `9 f+ w7 l$ b) O(2)以Two-stage來講的話,我都會把Vout的DC電壓盡量設計成0V,減少System-Offset。$ i) u4 b5 Q6 x3 [; y; A& V

  X; E6 \- C% e' l+ @& O$ n8 k而且因為大的VDS會拉高ro,所以增益也會拉高。% e; ?/ _" G5 P3 S+ a
! J# X6 X4 A$ c3 Y
Vout範圍的話我都是抓VDD-VSD6(sat)<=Vout<=VSS+VDS7(sat),但實際模擬會超過這個值。6 j+ z# K6 a( D7 `0 W2 q

, L# |  `4 Y4 l3 ^1 ]7 Y(3) 1. 十倍快應該是Settling Time=1us,則SR=10V/us8 r3 d" B9 ~) M  [' n
" l& M( J. x1 Z  w1 `% W  ^7 j
     2. 這個意思應該是說,輸出電壓的擺幅是供應電壓的一半。比如說,VDD=2V、VSS=-2V,/ ^# R5 j3 A+ @; d( J
            那Vout的swing就是-1V~+1V,其實就是說你加入的Step的Swing是-1V~+1V。(我想啦~)4 T7 h5 W, w  c( c- v
% |+ q. \: y, @' I2 O( m
以上,如有謬誤請不吝指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 09:40 AM , Processed in 0.109514 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表