請教設計OP的一些問題!!

jackrabbit

補充一點, 二樓講的V overdrive 跟 Vdsat其實是兩回事
5 x( i" A/ l: m6 m6 M. EV overdrive 單純指 Vgs超過Vth多少, 是在講gate oxide下會有多strong inversion
3 J. v) P  l* Y8 l而Vdsat是指 Vds最小多少會保持在saturation region, 可以簡單看成pinch-off的點
至於教科書上為什麼常會把這兩個詞通用, 是因為所使用的MOS model緣故
/ F3 G+ v! r' f% T& L, E把書上liner跟 saturation region的 Id取等號(boundary condition), 會得到Vdsat=Vgs-Vth
' t- p% A3 Q$ n9 G9 T但事實上這兩個詞是指兩件不同的事! 從字面看也知道不同, 其背後的含義要花點時間才解釋得完....
+ s) T4 c4 ^7 E- _, E+ ^& }以前在國外上課教授會特別強調這一點, 這我大學時也沒注意到~~
如果你run hspice, 開.lis出來看, 會發現 Vod跟Vdsat值是不同的!

jackrabbit

再回答一下1 2 點, 第3點我覺得是中譯本的問題, 等晚點有翻到原文之後再答
1) ICMR是以保持在saturation region為考量定義出來的, 所以會有你列的那兩個式子, 就式子而言它取的是max/min, 所以Vgs3帶min值=Vthn, Vdsat(m5)就要看你的設計, 建議用模擬才準, 純分析就用0.1~0.3吧!! 這個值要設計在多少又是個大哉問, 會影響到你current matching的好壞! 另外當Vds5<vdsat(m5)時, m5輸出電流會變小(進入linear), 這時你OP的特性會改變, 因為gm變了! 所以才會希望input不要超過vinmax, 你要超過不是不行, 但至少要保證M1 能on起來~ 同理以這架構而言Vinmin實際上是最負的supply電壓, 但那時P input 可能會進到linear(看你怎麼設計input級), 又會跟你假設的saturation條件出現差異....

/ ~/ p: p6 C. C7 ?. z4 M2) Vout範圍如何決定? 還是看應用需求, 最直接的考量是輸出波型會不會失真~ 二樓說的那個各減一個Vdsat是指output swing最大在這個範圍內不會失真(但實際上swing越接近兩個boundary,特性還是會跟在中點時有差異...), 模擬的確可以看到比這個範圍大, 意思是你輸出級的MOS壓進linear region而已~
) q8 f5 X0 w& \# ~
你的問題每個人都經歷過, 書上教的是分析, 電路已經在那裡了, 他只是告訴你為什麼這麼做
所以我們學到的是電路分析, 不是設計!
& P$ f" d5 s- m' b# [設計剛好是反過來, 你要先知道需求是什麼, 再做出符合需求的電路, 是你要告訴別人為什麼~
至於每個參數要訂多少決定於你的應用, 那些數字都是有原因的!
實作上完全是做tradeoff的藝術, 只要你可接受就堪用!!
7 l2 R* ]0 G- s; T最好的狀況當然是操作在ideal case, 但進入linear有沒有關係? 看對整個系統影響多大決定!
% t& k0 t/ u8 |若是以練功為出發點, 還是建議先follow書上的, 搞懂每個變化造成的影響, 再來想堪用不堪用的事~