Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 20427|回復: 22
打印 上一主題 下一主題

[問題求助] 模擬OP時close loop出現奇怪的振盪現象

  [複製鏈接]
1#
發表於 2010-5-26 09:35:37 | 顯示全部樓層
VDD才1.2V,
' O$ T3 E9 Q  s  a輸出端又是class A, 怎麼能夠讓你跑rail to rail??* a6 t2 ]) o7 \/ A6 E) O9 N
Vin能到0V也是大有問題,輸入端也不是rail to rail,
4 o/ j- N( }6 q0 ?% CVin=1.2V的相位失真應該是在輸出端, 因為早就失去它飽和區的操作~~! x& ^9 I( i$ M5 Z+ c, @/ A
AC沒有問題是因為你的輸入偏壓點DC=0.6V,當然合乎她的工作範圍! u4 n) z  ~$ I- G8 i1 p. ^
用sweep的方式,DC=0~1.2V,你就會發現哪些偏壓點的相位失真了
6 [( T3 _( }; y2 [5 u4 R# v
- S: J5 f+ O7 |- L$ Q+ j這是新新手常出現的問題
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 09:50 PM , Processed in 0.097005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表