|
我的layout工作,主要就是在畫POWERMOS1 r% U# N3 }+ [$ _) L, F, q: Q
工作這幾年間嘗試很多做法,但是一直無法找到
1 b2 U' O/ o( O, A一個最佳的layout,也可能因為我迷失了,希望可以透過大家的經驗,
2 ]+ ~+ Y4 d# t& Q4 Y" ^激盪出一些新的想法,請大家賜教,謝謝
3 E* Z" v. P% R, w3 O$ S& z$ F' j) a' x' E9 Q
簡單說一下我的心得,
$ W6 |( b9 j+ Q' M2 b3 ~4 h, V2 I1.若用MIN的RULE來畫MOS,相同的面積可以得到最大的width,最佳的Ron,最大的電流 _- A7 i% u) ]& {$ K
但是必須承受ESD是否會對MOS造成破壞,因為DCG為 MIN RULE/ R! z9 H+ s; P- i' g$ [
2.若為了兼顧ESD則會浪費面積,犧牲Ron
8 `% E' f0 h/ U; S: H3.若要兩者兼顧,面臨的問題則是 1.ESD rule 要放多大,2.butting contact and source contact 不足 |
|