PAD layout 問題

372412 · 發表於 2010-4-29 13:00:45

1.PAD 周圍是否一定要為上 ring 嗎
2.Design rule 內有訂 PAD minimum 大小，那實際上要多大可以自己決定嗎

gigigiaaa · 發表於 2021-12-30 10:22:40

沒想到小小一個pad有這麼多學問

李寶容@FB · 發表於 2016-9-19 17:12:24

現在正再畫IO
大家的回答都超有用的!!

alex6551 · 發表於 2010-10-14 15:50:59

Dummy Pad不需要圍ring，但要符合rule，IO PAD PAD也不需要圍ring，但是連接的電路和ESD部分都要圍，大部分rule也都會有這些相關資訊，PAD的大小基本上可以做大，但有些 rule上也會限制PAD的大小，重點就是rule要先看仔細。

zong · 發表於 2010-10-5 19:34:15

樓上大大的回答很有幫助
多討論多增加知識...

niki.wu · 發表於 2010-10-5 17:52:35

PAD都是由Metal組成的,連結PAD Metal的ESD電路PMOS&NMOS都會有圍自己的ring,
每家FAB廠的rule&lay法都不太相同,由Desgin rule去define!
Chip 的最外圍是sealring圍住,PAD Metal 和sealring也會spacing,依各家FAB的rule而異!
PAD WINDOW的大小和PAD Metal大小&spacing, 則和公司後製封裝及測試合作的廠商有關!

zhiyong.gao · 發表於 2010-7-29 08:54:06

偷rule的话，一定要和封装厂谈好，有risk

haydnzhang · 發表於 2010-7-23 10:02:00

说到底就是以厂商为准。要改变与长商协商。到时有问题就是承担责任。

smilodon · 發表於 2010-7-10 13:58:57

1 PAD周围是不需要guard ring的，但是IO上是有Guard ring的，而且对大的chip而言，最后IO会形成一个闭合的ring；
2 如果你使用Foundry提供的IO，基本上PAD大小是固定的了，而且为什么要改变PAD的大小呢？基本上PAD的Pitch不能小于75um，再小的话就需要找专门的厂商了。

shmiyi · 發表於 2010-6-17 17:44:25

1. 如果指的是CHIP的邊 ,通常都會有 SEAL RING , 不然就要留足夠的CHIP EDGE
2. 通常偷RULE的話製造廠是不保證良率的,但實際上會跟合作的封裝廠的技術有關,所以要看各公司的情況
(比如:A廠的封裝只能BOND 60UM的PAD,B廠的封裝卻能BOND 50UM的PAD,偏偏所在公司目前只跟A廠合作,那你能畫的PAD SIZE就是60UM,就是不能畫50UM)

u9513349 · 發表於 2010-6-3 22:47:47

感謝2F大大的回答

又學到一個知識囉!!!

samgu · 發表於 2010-5-14 10:37:21

1.不一定
2.可以，但是你要清楚要多粗的 bonding 線

		自動登錄	找回密碼
密碼			申請會員

[問題求助] PAD layout 問題