|
矽統科技針對其先進SoC低功耗產品 積極採用Cadence益華電腦技術
針對先進65nm以下製程 採用Cadence益華電腦驗證、數位與客製化/類比設計技術與方法 幫助大幅提高產能與獲利能力 8 \, n- c, Z. G% g( x
, j3 Y$ }' G5 \8 N5 F2010年6月29日台灣台北 – 全球頂尖電子設計自動化(EDA)公司Cadence益華電腦今天宣布,全球邏輯IC領導廠商矽統科技(Silicon Integrated System) 針對其PC周邊與多媒體SoC設計積極採用Cadence益華電腦解決方案。矽統科技選擇Cadence益華電腦產品以加強原有設計自動化之技術,並進一步使自己的產品開發流程最佳化,大幅提高產能並增進獲利能力。
( C- z9 h g- q$ J. b: l' L$ L( I) C( i
Cadence益華電腦針對矽統科技尋求新降低功耗以及符合特殊SoC設計規格的需求,提供完整數位設計到signoff設計方法。所採用的技術與方法包括完整的數位流程,涵蓋邏輯設計到設計實現、客製化/類比流程、驗證流程、功耗降低之方法,以及跨設計流程具功耗意識(power-aware)的自動化設計功能。 2 Z0 e* U( b7 v$ s6 F; I
7 I9 Q8 N9 x, I4 K+ p5 S為了滿足客戶對數位電視及多媒體SoC晶片設計的功耗需求,矽統科技針對低功耗驗證採用了Encounter Conformal Low Power; 全晶片驗設計實現採用了Encounter數位設計實現系統; 而在加速功耗最佳化的需求則是運用了Encounter Power System; 在合成與時序分析方面則採用了Encounter RTL Compiler以及Encounter Timing System。 |
|