眾人都會IC設計

klim

我是數學系畢業的, 於民國90年轉入IC設計,
撰寫Verilog確實不難, 大約半年就可出師了,
0 `6 g" O# F' f, B; g又加上有FPGA可以驗證, 所以出錯的機率著實不高,
但那只能說function work, 要達到量產, 還有一段距離,
以下是我經驗:
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
    最難的就是analog與digital interface,
5 I$ I$ C" x% |0 ?2 A  S& g  F    常常就是analog simulation ok, digital用FPGA verification也ok,
2 y' o2 j4 ~) ?9 }- T) V! n, b    但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
    但要怎麼把die size縮小, 那就是一門學問了.
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
    但要怎麼把測試的覆蓋率提高, 又是個挑戰.
4. 另外, 還有一個重要的課題...EMC,
    這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
) h" f/ A* i, m/ U5. 最後, 雖然有tool能修改code降低power consumption,
    但不注意對正常function有時會影響到, 所以需要一些經驗值.
以上就是我的看法, 給大家參考.