|
我是數學系畢業的, 於民國90年轉入IC設計,
8 e% Z8 R. q7 y3 R撰寫Verilog確實不難, 大約半年就可出師了,7 S: p/ a& O: V; Y! \ R/ B
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
8 c* d& W& ~6 z J但那只能說function work, 要達到量產, 還有一段距離,3 G O* n( r$ j
以下是我經驗:
{' |# v6 J' U8 ?* a* q1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,$ w+ Q8 }8 a# H: I2 C
最難的就是analog與digital interface,1 ?2 [4 m+ X2 r$ W6 L
常常就是analog simulation ok, digital用FPGA verification也ok,
5 o, ?- t, l/ c8 c' R" N/ m 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
' H! d$ X( z- d7 C' ?2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,! e) x/ T: J! x$ O
但要怎麼把die size縮小, 那就是一門學問了.
/ r# F3 ]1 P/ O( R6 }; f: H* k3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
3 d9 B) q; u* _3 m( E( J8 E, g: I 但要怎麼把測試的覆蓋率提高, 又是個挑戰.& X2 O0 e$ Q; @3 c5 a) F: u
4. 另外, 還有一個重要的課題...EMC,( |4 w- n, b$ N5 Y" @8 S
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.6 e1 c! i F$ E% F D0 M
5. 最後, 雖然有tool能修改code降低power consumption,
1 _2 E* `- Y1 z3 M% ~ 但不注意對正常function有時會影響到, 所以需要一些經驗值.( N. P2 c, i5 R2 R! |
以上就是我的看法, 給大家參考. |
|