|
我是數學系畢業的, 於民國90年轉入IC設計,* K+ g1 a% c" I1 d2 k6 n
撰寫Verilog確實不難, 大約半年就可出師了,- K6 c. H; }* z, m# ]( k* H
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
; B. l, F2 G8 a5 H7 H0 W但那只能說function work, 要達到量產, 還有一段距離,
5 ^. u G. u- u2 s( E1 ^5 z以下是我經驗:7 S6 Z8 F* ]6 E8 S4 Y7 ~# t( d
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
7 T. N4 _$ `! ? 最難的就是analog與digital interface,1 v8 n2 C5 g. z
常常就是analog simulation ok, digital用FPGA verification也ok,7 z* M3 W Y, T4 ]: t* O, Q
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
! ~6 c( K1 E/ ~! c, d4 M2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,( b" P% W: E0 M. q8 s0 w' R
但要怎麼把die size縮小, 那就是一門學問了.
7 A6 e; Z4 d- f* J3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,) C) j# `6 ]) J. n+ k
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
3 n2 d2 o8 @( n0 P7 \0 k/ `5 g4. 另外, 還有一個重要的課題...EMC,
% E- v/ i( a; W, M3 E" j9 d1 w' ~ 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.1 l7 \5 L' X5 V% C2 o
5. 最後, 雖然有tool能修改code降低power consumption,! I0 m1 p, r$ s/ m* S- C+ {) j
但不注意對正常function有時會影響到, 所以需要一些經驗值.
" s4 T* O% r% A以上就是我的看法, 給大家參考. |
|