|
|
我是數學系畢業的, 於民國90年轉入IC設計,6 J3 N$ M0 p- j; b- C _
撰寫Verilog確實不難, 大約半年就可出師了,9 n2 z% x2 [& A
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
2 y9 o" P8 H( I' ], H0 Q7 F) d但那只能說function work, 要達到量產, 還有一段距離,
6 O! B7 q7 r% ]8 B以下是我經驗:( t' `# S# ^* f/ o1 Z; P8 q. l- A
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,2 I5 m8 J8 `0 _; h
最難的就是analog與digital interface,
5 ]8 l% Z% X0 ] 常常就是analog simulation ok, digital用FPGA verification也ok,
7 C5 [1 G7 R, B) q& c/ ^ 但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.5 w7 J% F$ Y; ?6 L1 a0 S+ n* z
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,0 I+ \' `: Y. T
但要怎麼把die size縮小, 那就是一門學問了.2 L" |( \- n; z
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,( o+ u/ e2 A: D& X* J4 d: _9 z
但要怎麼把測試的覆蓋率提高, 又是個挑戰.4 C9 r- `! |' f8 [/ ?8 D6 I
4. 另外, 還有一個重要的課題...EMC,' F. ~5 u' P: A- ~: ~
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
, S3 Q q# j. E: l9 _5. 最後, 雖然有tool能修改code降低power consumption,- Q2 A% a; D Y5 ^# R
但不注意對正常function有時會影響到, 所以需要一些經驗值.9 P5 ]4 E- D$ ]! T6 i% T
以上就是我的看法, 給大家參考. |
|
IP卡
狗仔卡
發表於 2010-10-10 15:12:07
顯身卡
發表於 2010-10-25 08:10:05