ESD I/O Protection

xiangxianga396

大家好！
5 r! N% R, E  h. z# g
: u& y3 m! h( ]) `! R5 z( \请问大家一般用作ESD I/O 保护的事P/N diode呢还是P/N MOS 呢？
# c* V, v2 v3 y) C( W) o0 {" L各自的优缺点是什么呢？

  }( |; l9 s; _谢谢！

semico_ljj

以前的老工艺一般是P/N diode 作为ESD器件
' d! x; }2 c& [# i5 OCMOS工艺中 一般就是用P/N MOS 实现，但是当ESD器件工作时（也就是泻放大电流时），是寄生的Bipolar导通放电。
& q; I" V) s3 [& k# K) j9 G, T" ?高速器件中的P/N diode ESD器件 我也不是很了解，期待大家解答

xiangxianga396

回復 2# semico_ljj


; _# D* D, x$ n" k  o3 ^8 T- U2 `    谢谢斑竹的回复。
' {5 A) k/ @5 d2 Y+ `    我现在用的是UMC L130 的 CMOS process, 我发现用DIODE做I/O 保护比用P/N MOS 省面积。 但是发现也有其他公司是用的P/N MOS 做保护。所以想知道两者的分别在哪里？PAPER 上很少看到有类似的文章。

semico_ljj

在高速器件中的ESD采用Diode我想主要考虑 1.能更快速触发 2.面积小，其实也就是寄生的Cap小 但是我没有研究过，我也一直在寻求，大家一起探讨。

daidai

To use diodes as IO ESD protection, corresponding power-clamp structures are needed. They are a set for some ESD discharge paths.
3 L7 M# V7 k, K1 y5 VIf using MOSs as IO ESD protection, the MOSs can discharge ESD current themselves.

xiangxianga396

回復 5# daidai
, U: W$ ^8 T! v  E- o1 ^. P
Thanks, daidai.

But I don't think that no need clamp when using P/N MOS, i.e:
- q: _1 o# T1 QSuppose there is a pad A which voltage range is vss ~ vdd, when zap vdd vs. padA with positive pulse, the current is only be discharged by the reverse parasitic diode of  gdpmos, the  turn on voltage of this diode will be too higher to discharge the current quickly, then the internal circuit may be destroyed.

daidai

Agreed and thank for correction.

wangdali163

针对6楼的答复，MOS不能仅仅理解为diode

smile2441

CMOS工艺中 一般就是用P/N MOS 实现，但是当ESD器件工作时（也就是泻放大电流时），是寄生的Bipolar导通放电