Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 261586|回復: 200

[問題求助] slope compensation in current mode buck 請教

  [複製鏈接]
發表於 2009-12-24 08:51:08 | 顯示全部樓層 |閱讀模式
各位大大,小弟剛剛學習buck dc-dc converter,附件中的文件據說是一個很好的參烤。現在有幾個問題想要請教各位大大。文中用oscillator的鋸齒波經過v-i后的電流與sample后的電感電流相加,並經過圖Fig1中的Rf后與compensator的output va比較,那么如何定義這個Rf的大小呢?這個Rf上麵的電位應該是(Vslope/Rs+Isense*Rsense/Rs)*Rf,由Rs和Rf的值直接決定,如果Rs太小那么補償的電流絕對量不就太大暸嗎? 還有如果這個Rf上電位太高那么會不會EA的output電位始終比它小呢?

實在是想不通,希望大大們指導一下子,多謝!
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2009-12-27 14:15:47 | 顯示全部樓層
1. 首先,你应该下载一些关于slope compensation的paper。看看为什么要加slope compensation。简单的说,对于current mode converter,current loop是一个二阶系统,因而存在一个Q effector。如果不加slope compensation,Q很大。通过加入slope compensation,可以将Q调小,进而保证电流环路稳定。
2. 对于一个负反馈系统,只要loop 闭合起来,那EA output就会follow summing node(current sense+slopecompensation)的。因此不会出现你说的情况。
發表於 2009-12-27 20:07:26 | 顯示全部樓層
How are you? I hope fine...............
發表於 2009-12-28 09:38:12 | 顯示全部樓層
我也是新手,對你所說的參考文件很感興趣...
發表於 2009-12-28 10:25:53 | 顯示全部樓層
不知道你定義的RS和RF的相關位置在那, 先看一下你的附件.
發表於 2009-12-28 11:28:37 | 顯示全部樓層
從(Vslope/Rs+Isense*Rsense/Rs)*Rf 公式可知Rf上的電壓是把Vslope和Vsense相加後乘以Rf/Rs, 也就是把Vslope和Vsense放大Rf/Rs倍. 依我的設計經驗來說,Va的最高電壓會固定在1.25V左右(看個人習慣, 如MPS大部份都設定在1.8V),固定Va的電是為了限制最大電流(Current limit),當決定好Va的最大電壓後,在決定振盪器的VH和VL,VL的大的值只要比Va的最低電壓高0.1~0.2V就可以了,原因是當Va在最低電位時能讓PWM能完全的Turn off,而VH的電壓會與Vslope有關,通常會把VH設定使得Vslope的電壓最大值在Va(max)/2左右, Vsense(Isense*Rsense)也是一樣設定在Va(max)/2,所以Rf/Rs的比率就可以決定了,通常這兩個阻是幾十k ~ 百k 等級.
  此paper的線路尚有許多地方有改善的空間,甚至於架構都要改,如Current sense和comparator都有其缺點,此Current sensed和comparator的反應會大慢;Current sense的OP最好是使用Source端當輸入,反應會較快一點;帶有遲滯的Comparator反應會較慢一點. 若有錯誤請指教.
發表於 2009-12-28 14:30:31 | 顯示全部樓層
我也來參考一下電路圖,學習一下
感謝了
發表於 2009-12-28 15:04:47 | 顯示全部樓層
參考一下您的電路,以便了解您的問題! 謝謝!
發表於 2009-12-29 09:28:24 | 顯示全部樓層
我也是新手,對你所說的參考文件很感興趣...
發表於 2009-12-29 09:47:49 | 顯示全部樓層
新手加1
最近剛好在看current mode的相關資訊
發表於 2009-12-29 10:59:40 | 顯示全部樓層
I am new in dc-dc design, this is good for me . thank
發表於 2009-12-29 11:42:40 | 顯示全部樓層
我也是剛再學
能否弄上PDF或圖
大家一起研究一下
感謝拉~
發表於 2009-12-30 19:41:58 | 顯示全部樓層
回復 1# bighgj


   參考一下!!!
發表於 2009-12-31 17:05:56 | 顯示全部樓層
謝謝分享啊,我見到的Current sense也是從source端輸入
發表於 2010-1-3 20:18:48 | 顯示全部樓層
你好 偶想請教power ic 中VDD隨著輸入改變 那OP的VDD也隨著改變?
偶想請教如何設計出與VDD無關的bias circuit for fold cascode OPA呢?
發表於 2010-1-3 20:24:17 | 顯示全部樓層
先看一下你提供的附件
slope compensation的m=什么我还没搞清楚
發表於 2010-1-5 10:18:29 | 顯示全部樓層
最近我也為了slope compensation的問題一直弄不清楚
來參考一下囉~
 樓主| 發表於 2010-1-7 04:25:19 | 顯示全部樓層
回復 2# woshixiaocao


   謝謝指教,非常受用!
 樓主| 發表於 2010-1-7 04:27:37 | 顯示全部樓層
回復 6# goldenchen168


    多謝多謝!整體已經跑得不錯暸,我會改進一下current sense和comparator
發表於 2010-1-7 18:40:16 | 顯示全部樓層
參考一下電路圖,需要研究一下
感謝
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-22 10:55 PM , Processed in 0.125516 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表