Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7840|回復: 7
打印 上一主題 下一主題

[問題求助] PLL的phase noise對於TX與RX的問題?

  [複製鏈接]
1#
發表於 2009-11-26 21:26:29 | 顯示全部樓層
有的,只是要看產品規格屬性有無定義, [1 f$ c( u0 E2 _# w' ?' o
其中,最主要的乃是eye diagram的定義" B5 A9 z1 W8 `& Q: j6 P
像SATA, or USB就有明確定義TX的eye diagram要在多少之內. b, I2 y1 q+ X7 ]/ Q' L
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram0 c. T. D; j: Z1 H
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 12:30 PM , Processed in 0.101513 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表