|
|
如果你用Design Compiler
5 u3 k6 `3 z6 r2 {7 B1.查查 你的.lib檔 有沒有這種wireload model "ForQA", 以及 default_wire_load 是不是 "ForQA".
% C. e, T0 ^( T* L, e! X
& a$ z7 P4 A, h0 L1 O% _) U3 A1 E- f% Udefault_wire_load : "ForQA" ;( Z0 p+ b }8 S; b
; c) N( A/ G' t. A( i- Q/* QA wire-load */( Z' c* |) _; D6 m" ~8 Y4 ^8 J: ~
wire_load("ForQA") { k! d6 p; x7 s: N$ t" @& G! }. L
resistance : 0;8 S ]* f4 t: d% G; g- @2 v
capacitance : 1;
H A$ K3 v+ X% M- y$ j area : 1;9 d. z2 Y; w. Q% `, ]4 n4 ~% S
slope : 1;
& D' r- B" V q0 j& `4 F fanout_length(1,0);
4 w) f* |) e2 D( _ fanout_length(10,0);( k7 l* o- N9 V+ f$ r
}6 D3 L! c7 f% m
9 W! e+ s1 }! L4 q( z5 s
不是 default_wire_load : "ForQA" ;' Q1 L: b) W( [
則 script file 裡寫0 P: n2 l' @ ~6 q
set auto_wire_load_selection false
: j j8 N/ y' Z, E/ p, _set_wire_load_mode top
5 A3 H- Y/ D2 c- `$ w& Gset_wire_load_model -name ForQA -library <your_library>0 \/ O* D- J2 Y- n
) U) S+ \+ w1 b v9 z
2.或查用 set_load 0 ... 的方法 for all ports and all nets |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2009-11-18 17:00:22
顯身卡