Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9597|回復: 11
打印 上一主題 下一主題

[問題求助] 請教懂得Calibre 問題

  [複製鏈接]
1#
發表於 2009-11-19 10:59:23 | 顯示全部樓層
只差在RUN的時間和DEBUG時間* G4 `& P" j8 P" s7 K& G) Q4 {
如果LAYOUT有照數狀建CELL
7 X* D: t9 I( ?6 {用HIER會比較有效率
4 }5 b2 Q) r0 B' f5 ?. s& O( c
/ c- B- b7 [) R& @& M8 g2. hier 和 flat LVS 有差别吗?
  o+ y+ E( p' W$ O6 c6 |% LANS:  小顆CHIP會對LAYOUT沒有差! Y7 q7 ^! E5 v. y6 N$ q
             大過chip size 1000umX1000um就會開始對LAYOUT有落差5 \4 O7 P, L* C: Z
             所以還是要看情況...
9 Q) R( q/ J7 m          小弟說明不完全請各方大大指教 THX...
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 07:40 AM , Processed in 0.100013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表