pn junction的esd如何畫比較好？

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
- |$ m* Z# J3 s: Q" c, o) l. l* x也可以解 anttena rule的錯誤。其電路圖如下：

7 Q; v% z8 q5 {* h/ M, f而我畫的layout圖如下：

" Q& I" o) P% R
; e" f- c0 s6 h7 V* C我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
& X% {' _1 R; `我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
% k4 d* m- A; o) a. B( ^4 `/ u1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
" ^$ ]& ~% r. O- J2.導通電流多大？跟pn接面的面積有沒有關係
7 T4 x7 n+ y2 t" I3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
8 f% }* v1 z& e8 X" _" t
拜託有人能給我一點指引，謝謝。

gyamwoo

補上
電路圖的連結：
8 F% D& O5 ^0 h6 D0 z
layout 圖的連結：