|
本帖最後由 CHIP321 於 2009-11-13 11:56 PM 編輯 : l" Q+ a$ p- v0 e0 C. F* [
3 S5 g5 @, R/ u) U0 g% h
通常我们IO的ESD会选用fab提供的结构,尤其是数字部分,diode做ESD在效率上没有GGNMOS或者SCR结构高,9 D& O q S7 Y- b) T( `4 Y, f! `! S2 C L
通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构,7 D. l# V& l) T8 E+ y1 S. _9 k
击穿电压与面积无关,只与PN注入浓度相关,但是小尺寸,导通内阻大,能量耗散面积小,结构比较脆弱。) l6 G* Z/ Z/ n3 R) R
具体VBR值手册会给出的,电流就很难说了,要参考HBM 模型来仿。 s* @, F2 V/ t
两个管子size有同PAD面积一样的差不多应该可以zap到2k,cont的接触尽量均匀一致,可以参考ESD Circuits and devices - Steven H.Voldman |
評分
-
查看全部評分
|