11/16 Taiwan SystemC User group forum(TSCUG)，大家會願意加入討論麼？

atitizz

瑞昱半導體選用Forte Design Systems 的 SystemC高階合成軟體，適用於浮點智財軟體的系統上晶片設計
一個可改善迴轉時間品質結果的完整評估驗證工具
3 [& C+ E/ k& {; E4 T; J
2 q; P& n  b% m9 @! ^加州,聖荷西－2011年05月05日－瑞昱半導體，位於台灣新竹市，選用Forte Design Systems 的高階合成軟體（HLS）以及浮點智財（IP），來做為可應用於通訊網路、電腦週邊設備以及多媒體應用領域的系統上晶片（SoCs）設計及發展解決方案。

+ n$ T2 M* v* ?+ \! ]' B& a) @3 ~Forte Design Systems 的 SystemC高階合成軟體Cynthesizer以及CellMath的採購是經過完整詳細的評估，因此軟體可大幅改善全面的品質結果（QoR）以及瑞昱半導體初版設計的迴轉時間（TAT）。CellMath支援浮點資料型態的特點也是瑞昱半導體選用Forte設計系統作為高階合成軟體供應商的原因之一。

6 d% d! L% q# y' I3 W瑞昱半導體發言人陳進興副總提到：「Forte Design Systems的系統工具提供我們設計團隊許多關鍵性的優點，讓我們減省了許多浮點硬體設計的時間以及大幅改善了產品上市時間。我們對於Cynthesizer的合成能力、CellMath對於浮點資料型態的支援以及Forte Design Systems在高階合成設計上廣泛的專業技術有很深的印象。」
/ R/ i8 Z2 p/ A. [; F9 O# X" b
! f4 f  n4 e/ `, |  J9 P/ @, W, h2 b  DForte Design Systems的市場及銷售部門副總裁Brett Cline說到：「我們很高興有這個機會與一個在現今領先開創了許多突破性發展的高科技應用產品公司合作。瑞昱半導體的尖端設計需要一個高階合成技術來改善生產率以及新階段抽象化設計的品質結果。」