PNP-B J T => LVS認不到...

layoutarthur824

請教各位高手
6 ~$ e& N: x. _% i0 e. y製程: D35
元件: PNP
個別跑LVS時都可以過
可是兩顆放旁邊時LVS則不會過 有人可以幫我解決這個問題的嗎?
雙方的B腳是接地端
6 z& ^( `( C; W% c( q6 A& G- T- A& H另外也請解釋一下這是什麼原理 為什麼不可以這樣接
我最後是想要實現底下的串接法~
  k$ m4 e: s% v* A& D( }. l! n3 M; B! b感恩
+ ^; d. {) i8 M* s( Q4 H! z3 O
[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]

layoutarthur824

以上可能是我問題問的不是很清楚
) w7 t0 o. v2 D8 V- f: H3 J- z這個是我提出的問題詳細說明
如副檔請各位高手幫個忙囉
謝謝

! Z1 ~9 c2 Q: J7 O3 y" h[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]

motofatfat

難以解的問題
+ Y+ A3 F. b0 J; Y# h有2個方向來看
6 p' Q  o# g! ?+ P! X9 }一方面可能是 你的 netlist pin 腳 對應問題
/ h% Z0 R1 m+ A7 `從圖看來 有箭頭ㄉ是 E  中間 橫線接地的 是 B 而另外一邊是C
. n9 Y- Y' f+ a/ c看看你ㄉ layout 與 netlist 是否市 這樣街ㄉ
由於P+ 會透過 P_SUB 連接 所以現在多用 一個 PSUB2  來區隔
用N_WELL 隔離 也有 相同效果
6 P' `- f3 i2 ^' @
, C# ?4 f4 o. K1 e" R- p- z) @一是  command file 你ㄉ BJT 是否有加 bjt dummy layer
如果沒有可能會形成 自然ㄉ BJT 導致 LVS error

skeepy

CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.

layoutarthur824

除非每一顆單獨ISO才能串接.
你說的單獨ISO是指??
D35串接PNP要怎樣才能單獨ISO呢?

wiwi111

外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

12345

一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR

; C+ f- x2 Q% l# V你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.
; {$ u* f- d3 a! J' R
# a+ p8 R% Y" }假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)

LAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.

: q4 O3 x' U8 g7 i[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]

jian1712

是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用

semico_ljj

没有单独的Well 隔离！

moneling

原帖由 wiwi111 於 2009-10-6 09:46 AM 發表
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

/ \# b! Z. d$ |- G7 }
& r7 a* W* N, p( F; o* t& o上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT
1 _8 m; J& g- a這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端 都會接在 psub 上
% `! H0 S& p# i你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域 的,
! ]8 G8 R) l5 l; t誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的

clarkhuang

小弟借由 此問題 回覆請各位前輩們看我的說法對嗎?

如果 上圖我在每個BJT上 都圍上 NTAP  是否可行呢??
+ }4 W5 a$ j' \4 S9 Y0 |
) k7 y" _9 m0 N' f# e# A6 Q感謝

jian1712

D35到底是哪家的工艺，我为什么上传不了图片，难道是我发帖太少了么

fabc

C极只能跟psub等电位，需要单独的pbody,也许需要nbl给隔出来，这个在纯cmos工艺很难实现了，是你们的designer对工艺不够了解，让你受苦了，不过你的cross_section 画对了，怎么没看出那些C极是软连接短在一起的