VDD-VSS ESD测试

scy8080

ESD测试电源对地时，两种测试方式，见附件。
) J, _" c9 Q$ a" P" G5 M& w1 `7 K我认为前面一张图的（1）和后一张图（2）是一样的，为什么要做两种测试哪？
: i; Y0 g8 n" Y谢谢

ritafung

道理上他們的discharge path 都是一樣的,但是事實上他們的discharge path有可能不同...我是從seminar裡聽到的.

semico_ljj

原理一样，但是需要做测试

fabc

不一样，就像吃饭一样，，先吃菜再吃饭跟先吃饭再吃菜是不一样的 。过程不一样，你打开IC看看就知道有区别的。

hkgcrcom

頂頂更健康，支持一下。                                  qq自由幻想外掛

wesleysung

1.靜電放電有兩種極性正負 所以要分別測
2.放電路徑會不同  如果對地打正的是通過寄生ＢＪＴ　如果是負的是順向偏壓
: ]) A0 ~" |' j9 Q! O, v9 ]
1 |1 D! @5 f) N5 [! S% D個人淺見請參考

shmiyi

同意六樓大大的說法~~
  q- A  r! W% l- T' j1 ]* s不過這只是基本的

dreamflying61

学习学习！希望有帮助哦！

linger809

ESD测试电源对地时，两种测试方式，见附件。
7 }6 L, `( v: m) g  V& T我&# ...
scy8080 發表於 2009-9-21 05:20 PM

8 D0 f. J) A8 C1 U& P; M

; F. @% z( h, M- v你说的没错，实际的esd测试中vdd到vss的测试就只对vdd到vss进行zap，
不会再倒过来进行测试，路径完全一样，而且倒过来测试还要花费更多的钱，
而得到的是一样的结果。

spsun

請問PCB上 ESD保護原理 ?

man11_7

從外面看到IC 測試上都是從Vdd到Vss 及 Vss到Vdd 好似依樣
/ _4 k8 N# q/ h% k$ @) v但由於IC pin腳分配不同，也代表著IC內部layout設計可能不同
因此依照法規精神，是需要都做測試的

s717042

恩.....吸收新訊
" B- H5 u7 G- v
% F3 l1 _4 y/ u- v- E感謝各位

pcul

昨天參加ESD seminar有討論這點, 但講師個人認為是一樣的.
小弟也認為是一樣的.

( O4 ~2 c0 P2 d4 g5 }! y. mVDD --> VSS 用+V 與 VSS --> VDD 用 -V 相同
VDD --> VSS 用-V 與 VSS --> VDD 用 +V 是一樣的

$ I. T8 _1 A" Q8 `* k1 Y  I以上是小弟淺見, 盼望前輩高人指點.

wangdali163

看JESD测试标准，对这个有提。理论上式样的，但是实际测试时，因为仪器上面寄生电阻不同，所以不一样。标准上面也说，如果使用一种先进的仪器，可以认为VDD对VSS打正，与VSS对VDD打负，是一样的。

szona44250

受益'良多
. O3 C! k; J8 r- _
# a1 m( J' Q: J% M, \2 S謝謝大大的分享!!!!