請問TSMC 90nm DRC ERROR 麻煩了！感謝！

henry90176

由於之前都用CIC的虛擬製程.這是第一次用真的製程所以我完全沒有頭緒.請各位前輩幫幫忙.謝謝
4 P' [0 A& H# K+ V我LAY完一個子電路後跑DRC.但它出現以下幾個錯誤...（幾乎都是同一類錯誤.超多）
$ z" w3 a$ Z+ W/ ^1.  DOD.R.1 {@ DOD is a must. DOD CAD layer must be different from OD's.
                   CHIP_CHAMFERED NOT INTERACT DOD }
, y! n5 W) t7 N  A1 ]6 o# K2. CSR.R.1.NWi {@ NWi is not allowed inside the empty area of chip corner.
                   EMPTY_AREA AND NWi }
$ r& o; Z' |7 `. I3. DUTM.R.1 {@ DUTM is must. The DUTM CAD layer must be different from the the UTM CAD
                     layer.
+ y' `) r" n6 u: `* D/ v3 P/ E9 ^; t                     CHIP_CHAMFERED NOT INTERACT DUUTM }

% r1 G# M! s" q# V8 ~) d麻煩了！

henry90176

恩!!!感謝m大!!原來還可以改DRC command file 喔!!請問要怎麼mark掉?
還有DRC command file是指那個file,就是跑drc那個file嗎?
9 Q4 A7 {/ n0 h+ Q& V6 Y
還有再請問一個題外話!在畫MOS時.利用finger將mos的width
變小.跟不用finger,width很大.有什麼差?如果不考慮noise
也不是RFMOS.那這樣除了寄生電容稍大還會有什麼不好的?

[ 本帖最後由 henry90176 於 2009-9-21 10:31 PM 編輯 ]

henry90176

真的很感謝M大!!問題大概解決了!!謝謝~~~!!!!!!!!