什麼時候用poly去繞線呢??

kevinpu

如題...
0 z. n' M8 G2 `' ?' v
我發現幾個inverter串接時,常常就會用poly去做繞線...
8 P- w4 L' ]6 q$ U還有拆mos(ex.將W/L=10/10 拆成兩個W/L=5/10,以此類推)時,也會常看到用poly去連接gate
0 T) n1 @! x' `. P3 q
如此現象,那用poly去繞線的時機為何呢??
大家有什麼想法,歡迎提出來ㄧ起討論唷....
: d8 Y! u' R, b# g2 XBest regards

kevinpu

之前聽過一種說法...
* P- k4 u6 d! ^+ E2 N那就是等電位時....
也就是在這連接間,並沒有電流...

. M4 l2 y/ X" ~& z" `& t: ]' k那上述的現象,有符合以上的規則嗎??
因為analog的layout有很多matching的現象
: L6 X6 q9 S9 B9 O1 `# N+ v5 G# b對此,大家在poly routing的使用時機為何???
歡迎踴躍發言唷!!!
7 b7 R- k% n9 C* W* JBest regards

motofatfat

儘可能用 metal
有時候受限於情況下
/ E3 N# d! C1 `. s; ^3 Z# s無法用metal 繞線 才用poly
, p2 f9 [0 J' h# ^8 z7 N盡可能愈短愈好 畢竟 電阻值
較 metal  高

rice019

過去的製程有些是1P1M
0 C, K* }+ k7 `2 g9 }4 }所以非得用Poly繞線不可
! z8 i5 C2 U4 Z9 g. R% U5 E另外一些低利潤的產品
為了省光罩錢也會使用poly繞線
8 K- c( y* B1 ~* N' \) t' \但是poly繞線在開發階段很容易遇到問題
( j/ J' \* n) g5 B, l: u" T7 R3 w  @5 A尤其工程實驗上的FIB
Poly的FIB廠商通常不保證良率
+ q% P; d( o" q3 \; a+ \, I6 GDebug上會造成很大困擾

antoniocc

個人的作法是能用matel一定用metal
5 R/ }0 G2 P# j0 z4 q$ ?6 r除非真的是繞不出來

semico_ljj

高速模拟一般不这样！只有数字标准单元才！

qqaaw

個人認為必須先用metal用完
2 n8 o3 C# P& ?才用poly繞 除非是相隔兩個很近剛好又是poly材質才用poly
要不然一律都用metal繞

REFINED

個人認為這完全是看電路的考量
' k, O% I0 I7 j( g$ J2 \, H當然也要看功力 POLY狂拉的也是有阿

semico_ljj

3Metal  以上得 process 一般不用poly！

morrris

小弟也同意盡量用metal去繞線的原則
) h9 I& ?5 k) p  [5 R除非電阻性對該電路影響力沒有 很大

小緯仔

有時候要去分析看看可能寄生阻值
如果說poly兩點很近
/ z1 Y' A/ D; h5 ~( O0 P2 _1 f我是建議直接用poly去拉
9 m- }) }/ G5 o1 `* q因為如果兩點很近用metal去拉
$ h7 M& Z7 {) F/ D+ n9 J還要再加上contact有時候可能所寄生出的阻值
比直接用poly拉還要大