Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
* Y: b( _1 R  g% K+ {+ F; {0 n現在跑fully differential感覺問題非常多 @@
) R; T" r3 U/ G
* y; m- X: Z+ S" a我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
4 r. ~. B) d6 c( A7 m# s
0 L0 J( j3 f" O$ K1.
9 E4 s' v% N$ c6 H$ x8 H首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
* O6 R  z3 a! e1 v+ hvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
+ P6 q, ~) v' r8 v4 X  qevd2 in2 8 9 0 -0.5
  {: v7 a5 l. Y! q( O7 lvcm 8 0 dc 0
: O0 {* U2 T7 p  _. R

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

9 ^9 `$ B, `3 S6 {, D  K
" x6 N% |% q) |2 W9 ^& b( N
+ C9 l7 z; L2 q7 t6 S, _
( q- x& X2 ^* L2.求雙端輸出的gain
0 s3 w/ X: i1 q6 W
- L6 E( e/ B5 `6 S( G) J*讀取輸出端的描述
/ G, [5 {; [; b& P% z; F.print ac v(out1) v(out2) v(out1,out2)
$ L: J( _% s) U3 v4 h.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

3 p8 J- A" p( [0 F; r1 u: n我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
8 U- u% Y; `/ I& W6 F+ K真是非常困惑

1 f* x+ g/ @) E* S. E! ?還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
# ~: B1 ?7 Z# a+ [, _6 l(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
5 X- Q" }  U! c% x( q
4 u( ~' o; u! g: H; N9 M2 O
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
9 s4 C# p8 P: ]) t% M0 M


3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
0 A& P. @7 P. j( S. \" q# J1 Y6 u單端的時候直接下 .tf v(out) vin
) s9 H1 q4 l5 q" [但是雙端該怎麼寫？
% }) D* e: H6 o8 m1 l- o7 a4 j3 S另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
$ g# x( t( K( o; M' Y- ]
2 C: @% M4 ?/ S* w3 q8 k( f
* C' Y7 [5 d/ w2 `% H9 c" O
- P( S- [. |& _2 s) V, x$ N* X( f
4.輸入共模範圍 與 輸出擺幅

8 c3 E$ j; O; m: ^% H* S% F' x這個問題在書上找不到
' c( [" L" W8 u( P/ L5 O$ v是不是要自己看.op所得到那些vgs,vgd,vt值
3 L9 x, L7 I9 _& g! P7 |然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
2 n3 O( t7 n5 q6 a4 b/ X0 H% o2 ~8 V

5 c; _4 z. Q/ B
5 ?! P7 f1 k7 O" v' R5 [- y8 m' G
4 F/ V9 }3 ~1 l& w* \5 N2 ~以上問題
請您不吝賜教 感激不盡 <(_ _)>

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~

hungda50310

收穫好大~~~
+ A) ], G4 {. t2 w6 u謝謝分享XD~~

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3 M5 z5 K7 @2 f2 E9 C3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
/ r; h6 F/ N% t4 Q8 f; e) |* r1 D5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

semico_ljj

只要拿单边电路仿真就可以了！简单方便

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

semico_ljj

仿真单边电路就可以了！

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
7 k* z! s. T8 f8 ~: fmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
+ ?- g- k7 k% j0 b! R  Q% f) N上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
4 Y: j  ^7 ?& m& s可以劃分出許多操作區域，他的物理參數會不同。

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
  M1 N( R# c; @# h希望能有高手大大來解答!!!

deltachen

謝謝大大的分享~知識因分享而壯大！

小緯仔

5.
9 L; d% Y2 {( y6 @1 s" q8 w0 b, ?最後想請問一個寫netlist的小問題
. @. K+ e0 v$ T6 v$ I, H7 b在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
( A% g1 Y0 g. d, q這兩種寫法有什麼差別嗎？(模擬或layout上)
1 S" n. O8 i; T4 [3 u======================================
我絕得啦！雖然width感覺都相同
+ }8 W( \& m  o3 S1 b+ r% D2 V+ B: b但是跑hspice時候可以看到他們應該在不同的pch裡
; j! o' z- n( Y8 p例如...pch.1   pch.2 所以裡面有些參數就不一樣
& C4 m1 U+ i  Z/ S像是Vt~~或者mobility.....
% w! t* s7 Z$ z( h; b# W6 `$ Q" _在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
) a0 E' K, D$ ~# D
以上是小弟的淺見...

rice019

Gain差兩倍
, U4 n! `$ u0 s2 b& z, f  r! T因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小美

GAIN是原來的一半？
3 @( h/ A' p8 G& V0 p: V可否請問一下這是什麼意思阿

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

sereniva

5.
9 `* Y7 L+ ?/ @, h9 ~4 X最後想請問一個寫netlist的小問題
0 l: n" c  X# v2 \在網路上看到一些例子，特別把mos寫成並聯好幾個
* L1 a: ]( {6 Q" K* C( ~mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
* x; S5 ^* R" M這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？



" h  S# M4 `' k' L! [
附上小弟寫的folded cascode(輸入為PMOS) netlist:

" i& V5 ]4 g9 d9 B6 ]" Z6 yfolded
.global vdd vss

, }* x; Q, C- s! b8 z# x$ M.option acout=0

1 f% a. H, l  H- f+ _7 B.option post=2
) S- l# D' ~# i, m( D8 R$ k9 u/ s.option probe

: _8 f3 x3 P  t' ?5 I.protect
& I, i$ n$ _( d& i# @% F.lib ./rf018.l tt
.unprotect
# F. e7 b6 `2 }- n3 p" x  }$ o# p
mp1 1 in1   7 vdd pch l=0.35u w=30u
% M/ q! L2 I3 d# Nmp2 2 in2   7 vdd pch l=0.35u w=30u
; J4 V3 h. r8 h, \0 b0 Wmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
" d( v/ w! ^( hmp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
4 E; [  J6 {9 x- ?- c  }. Fmp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
. e0 T9 ]. K, v5 I: p7 U, Gmn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
$ S0 s, V3 [1 D% D7 ymn4 2 b3 vss vss nch l=0.35u w=25u

% G! h% t2 V. l1 t" e; R# t! M# T*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
* M4 _+ O5 d) X. \. ?+ Tevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

4 t) G; ^: [1 v. r; E0 w$ n" z& Qvb1 b1 0 2.4
vb2 b2 0 -1.2
9 V2 Y& \- J  K3 `( u& p2 Hvb3 b3 0 -2.4
) R/ W& w, k% P4 K7 A8 f
; k( f  f0 A# c7 Z4 z6 F- X8 Z.op
.ac dec 10 100 100g

*讀取輸出端的描述
8 Q6 {4 S; X; O+ S.print ac v(out1) v(out2) v(out1,out2)
0 g( v  a. @: W" ]% Z0 y.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
  j# h6 [& f6 T- d$ ?$ ~.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
% Y( x; V: U8 y+ H3 w  J: _
.end