Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
; [! o7 p5 w/ m& \找了書來看，上面都只有單端的例子 = =
# b+ i  u* i2 W8 L2 G( G4 }現在跑fully differential感覺問題非常多 @@
/ ^- e" T, f6 \; {4 {2 {# i
+ a) ]3 K3 j0 }$ r我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

  S" m4 z; w" j9 l! I7 [$ w8 w$ D) r1.
+ x7 |, ]* ^# [3 k- K首先，問題在於差動輸入端的描述
$ B$ p. m( |+ B" b3 I% D我是考慮VCM相同，然後再灌入差動小訊號
9 J6 s, G1 p' k( y
! q' X, j9 H, Y5 y8 X' u*輸入端的描述
vd 9 0 dc 0 ac 1
' l* _/ @6 i, i( v! F; sevd1 in1 8 9 0 0.5
/ T* C; t% z) N4 s5 o; Yevd2 in2 8 9 0 -0.5
+ z$ Y% [9 k" @3 p8 x' z. G& Evcm 8 0 dc 0
4 u- Y1 ]7 w! S6 O, T
4 I" c* _: i, W: A7 l$ H
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
. q* j& V# y! k  c& W/ O' T- V' Z
. o: R7 }$ q+ ?) g3 P
! c7 @8 k  \7 f' a1 q1 o( H9 P
; c* F: w$ n' [% ^$ }$ ~& \  O; }
6 M9 Y6 F- I) i( ~/ f# o2.求雙端輸出的gain

*讀取輸出端的描述
" l7 [& q  n- B" q2 U# x: C.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
1 ], k" k! w- @' c6 M2 F) k; g, m.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
6 ]8 ~2 h. w: a1 r- F) E2 z4 s
. r  s. C7 s8 r: Y, F. Y還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
3 c+ D# ^1 a; ~: M8 w4 v這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
5 v: W) P. E& p* }(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

) q, s# l+ x' Z
7 z) x2 Y( h1 w% M1 X再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
$ ^4 }( X( S1 b# ]" R/ u# K9 B' h) v這要怎麼求呢？



1 }6 D; B2 }: y' {9 Q$ Y3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
% W9 x! M, R3 l* f1 W" O( S- X) E但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
2 z% H4 ]6 C0 s
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
# c" F% ?& i5 Q( w" v/ P. u為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
& ]/ s7 D. o5 `6 {  l' h
: f: x( X' L. a$ w

' y( G: o" t' ~; p2 G9 _9 d
2 T8 |6 p0 P% L0 o' B- s4.輸入共模範圍 與 輸出擺幅

- u5 _* v8 O: N- Y這個問題在書上找不到
5 \4 |( }% j: _5 Z. a. ^  E& ^  r是不是要自己看.op所得到那些vgs,vgd,vt值
3 u/ E8 D3 `* n  ?& v1 }1 [然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
" R0 [+ ~. b3 h8 b
* }  x& m! i  O6 i
& N7 h% l9 a& D1 Q# I9 @
0 ?8 v+ h9 w  M/ n4 W& V$ Z  q. u
以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
& V0 u) a8 y. U1 ?1 i% l$ X) h% c) Z最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
+ j% e9 P! v  m這兩種寫法有什麼差別嗎？(模擬或layout上)
4 z' Q( Y3 g. r( v" t$ q如果不用下面的寫法會有什麼缺點？
9 z$ L4 u. ^5 g7 t' w; a% I

4 S3 C# r5 u( G8 H' J& e3 B

( }/ z2 q8 t  b  I" `" V: D) V附上小弟寫的folded cascode(輸入為PMOS) netlist:
1 G7 e  Y5 J+ f8 U' g3 F( O
5 C$ u/ i% g% D1 P! d1 pfolded
.global vdd vss
  f. z5 A& y- X# q
- u: @9 [* q. v9 l# m1 w  v% \$ O.option acout=0

/ G2 ]0 ^) p" y2 g0 C.option post=2
.option probe
  \+ r' z: C, ~9 y8 S! ]5 s( l. w
; e0 Y) N& Z2 d* E& }! @.protect
.lib ./rf018.l tt
0 H! L' ^$ `+ e6 p.unprotect

3 g3 y' |- x! r3 x6 C$ D- Omp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
! h: E" P( v7 \+ z3 Rmp4 6  5  vdd vdd pch l=0.35u w=15u
: R- [1 _. k1 ?" v6 L, _+ ^5 Smp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
% ~2 c6 o; z- _# z! w$ @. Cmn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
, A  G+ N- e: L2 b5 Hmn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
/ R1 c/ |, x* C# f6 U: z3 |
*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
2 U. \, D4 y3 Xvdd vdd 0 dc 3.3v
2 \% E" @7 f* I% x5 T) d  Avss vss 0 dc -3.3v
2 ?6 ]# L$ R, K' ]
vb1 b1 0 2.4
; \3 O5 {4 K% K, u! ?" c. ~vb2 b2 0 -1.2
% i9 J0 w( D; l2 c" z: uvb3 b3 0 -2.4
3 X8 o$ `, J( d) g- Q; S1 b9 L* W
1 {: p5 [% F, ^% k9 j.op
5 s  k, n/ v" l  c3 c.ac dec 10 100 100g

*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
/ _6 s$ j: k& I. P0 x.print ac vdb(out1) vdb(out2) vdb(out1,out2)
9 @# v' {3 Y+ _.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
" l8 y& _0 L; w4 {  J, j' E% {
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
# ^$ ?4 M. h' ?/ b* h- a! {差兩倍gain實際上也才差6dB左右
% V% E! P) L6 [2 K! q* w所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
5 G" W- b) _: f2 i* X6 a最後想請問一個寫netlist的小問題
/ F' ?" ~, [1 p1 r( s0 @. ~: E. b7 E3 Q在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
+ D% P$ Z! |* rmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
! i1 D! @8 A5 }* P這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
. H$ z5 k) q5 H# F1 C2 L& U我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

! G0 x# q3 q4 m  Z4 N4 h- ^以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
# ]! N4 {. K0 [, Y+ J' omp1 1 in1   7 vdd pch l=0.35u w=10u m=3
. B7 i  e, y% D# m- s& y上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
, d/ t4 P7 Z# U6 r0 {1 Q1 J可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
) L, T8 i2 d: x  o4 }謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~