Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
5 |" q9 G: J. E  ?: n現在跑fully differential感覺問題非常多 @@

' @: V6 ~: x; o( O我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

, r9 U- j' f2 O: C8 C" C7 p: {1.
首先，問題在於差動輸入端的描述
; |6 p; D1 P5 _- Q3 D* {我是考慮VCM相同，然後再灌入差動小訊號
/ }( Y: K; A/ a* s% V( _8 j: @. ]; U
*輸入端的描述
- Q. z7 w) y" F4 l& {vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


& b+ @  V1 B/ C0 H+ `, K這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
, ?' [+ B. N5 L5 a不知道這樣來描述差動對的輸入端是否是正確的？

( e) [/ E) l  w% b
" @" D/ o% E' b) `1 A

: }% y  S. N( F2.求雙端輸出的gain

/ U( j5 M* k: a" p*讀取輸出端的描述
5 g0 [. x9 l% c; q7 C.print ac v(out1) v(out2) v(out1,out2)
  u4 l% y* s* n.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

6 a0 v2 h* }; {我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

% d7 F8 X! F+ c% ?還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
( P( n0 x; i6 H* p' [6 `' g8 d這到底是為什麼阿？
4 `( t5 k! j% a0 L- G  G4 [(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
# u% y( Y, Q* P$ s; b5 h5 S
. |; J1 k- t' I& U: I
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
5 U! f! m! @* o8 u+ d/ V這要怎麼求呢？

3 g' L# b2 J4 n, |+ e9 U2 s* @9 ]/ J

1 U! l3 }1 {8 [7 f8 m, [3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
/ V' }1 J: G4 l1 P, R另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
- t4 C; N' ]  B0 R" _+ H3 u
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
) }1 _$ r6 r  L, t. M+ [為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

. S+ e1 s0 }9 n$ t8 q
. j- S3 p) I1 f5 T" M! Y, J

# _1 ~3 [- x  L: U( m8 X4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
' y; X1 c( W7 S& t1 y然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
- w0 g& r$ n8 `7 |* Yhspice有比較快的方法可以獲得這些資訊嗎？
& A3 P2 f0 d; ~9 L! i9 G


8 Z9 t1 H1 ~% [
以上問題
請您不吝賜教 感激不盡 <(_ _)>

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~

hungda50310

收穫好大~~~
0 O2 H# t' p4 ~6 s謝謝分享XD~~

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
! m4 A, x5 @" _: T$ O: a! X& X+ k2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
5 ?9 {' j: A2 @5 @3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
- }* u8 {' n' `! E4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

semico_ljj

只要拿单边电路仿真就可以了！简单方便

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

semico_ljj

仿真单边电路就可以了！

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
! ?& q- I& A) k; L上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
0 ]! J6 w  x$ I8 s) y) q可以劃分出許多操作區域，他的物理參數會不同。

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

deltachen

謝謝大大的分享~知識因分享而壯大！

小緯仔

5.
- F- M% b% i( H  z$ f# r  |& ~最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
9 u0 G5 |' w% @8 w! A5 {0 u- |mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
- b; m0 u, p3 L. e: m我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
/ [, M% G+ O7 ^1 R+ b; \& H, h2 ^- ^例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

rice019

Gain差兩倍
* p3 G0 `3 d& [  w因為是你實際上Gain是看VOP-VON
( G) e! v+ M7 [差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小美

GAIN是原來的一半？
- R' a4 `  v; `! ]7 j可否請問一下這是什麼意思阿

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

sereniva

5.
& j$ m* D% J% L5 ^6 {2 s最後想請問一個寫netlist的小問題
( Y1 e  l: g- v" |. D在網路上看到一些例子，特別把mos寫成並聯好幾個
/ R( y, P& j5 K  T) ~mp1 1 in1   7 vdd pch l=0.35u w=30u
+ J2 h( X; T% Pmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
/ l, t  f* G; l! h如果不用下面的寫法會有什麼缺點？
# T! F  G1 R. }! ~! B' _+ |4 x
( y" \. Q3 {8 ^0 ]
0 O: V2 ~) N4 j( {+ V

附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
$ `/ q5 v) n" {7 L' f1 s# H! ~6 n.global vdd vss
9 x8 B# l5 l/ ~( |! P. a
2 X5 t# ?/ ?6 t" x.option acout=0
6 W8 P- L8 `9 t' N8 x: J
) C- p! H, t" H3 w, p.option post=2
.option probe

" S1 j& J6 i& }4 F% u.protect
3 k8 @6 b1 ~8 ^: R! Y* J.lib ./rf018.l tt
.unprotect

- k& ?9 b: b) @( n( L( U4 ~mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
5 q  \: @- `$ w* I; L# mmp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
) [  `# J, B1 j3 l3 tmn1 out2 b2 1 vss nch l=0.35u w=5u
4 P8 d- }' ^& y! Bmn2 out1 b2 2 vss nch l=0.35u w=5u
9 ?! w4 o- f. n4 U( {mn3 1 b3 vss vss nch l=0.35u w=25u
" j, @) ~3 U. Emn4 2 b3 vss vss nch l=0.35u w=25u

' U) x5 l& a8 n2 D9 I8 y0 P& V*輸入端的描述
1 _, s  ?5 A* t# l6 v! F' P0 Xvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
9 k/ ^* z, C, J1 {* D, vvcm 8 0 dc 0
" g5 n# i1 Z6 j6 |% _7 Z! [' @vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

6 F% i% w9 x8 Q: P; _8 `1 ovb1 b1 0 2.4
2 K* i- D0 r+ ^& Lvb2 b2 0 -1.2
% p' P; B3 g+ x$ K. M* _vb3 b3 0 -2.4
" X! b6 Z) E9 B. C+ p3 h" n
.op
, ~1 j3 X" E+ u  r8 e  @.ac dec 10 100 100g
8 k' I2 F3 g/ W
*讀取輸出端的描述
& I) h" c* c. ?1 a.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
! }! w# f7 L- Q.print ac vdb(out1) vdb(out2) vdb(out1,out2)
" K. J% Y: T+ W  w# I6 p.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

9 [7 J+ s+ C3 [' N+ e, H- M- e.end