Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
/ i( _/ U; s9 y# L
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
& b- Z/ k5 l' U
) z$ [# A3 j: _; R" b1 E8 q1.
首先，問題在於差動輸入端的描述
2 C- Q( u3 h! M5 _  \2 d1 p我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
0 k, l5 E: q/ t0 D) g1 x1 i/ C. X; Gvd 9 0 dc 0 ac 1
4 e* Z: x" X9 _9 U3 x8 }evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
+ @& [* A4 t, ?3 s' M) X

# F- H5 V; s3 j, n這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

, F0 M; o! r% F5 F1 U
' n3 d  S# `! L

1 i: }% r3 ?" ^: J4 @6 `# k2.求雙端輸出的gain
% [8 V, Y6 i4 B3 l1 k. I3 b; _
& k) k# c: n. m8 _+ r- ^4 A*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
* Q. a& T2 O2 U' l3 S' O.probe ac v(out1) v(out2) v(out1,out2)
: e! [; T$ g: s( K: k.print ac vdb(out1) vdb(out2) vdb(out1,out2)
/ z6 R! [' w0 U+ _( A* o.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
7 L2 V5 Y' ~( _" o& y
1 ?  L9 z0 G: z7 A* C我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
+ c% P. _: {0 N0 g& o% d真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
$ `8 C& T1 {, A9 _6 p/ X這到底是為什麼阿？
0 q' T, s" ?5 c# k& Y(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

' O- s9 k/ a  i/ W) J7 [
# C2 f9 R; S1 u9 I& K再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
" s2 d& o7 ?+ O; n3 x4 r: x2 _! ^
( Y6 a# L8 ^+ B2 [4 H  g) o6 Q
5 d7 o9 r( m4 l. N1 X: b# g
3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
/ B: ?+ o$ W( Q單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
6 Z- k1 k! t: x0 {另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
; A: O, Q9 H$ }) @5 d2 q, d
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
* R7 w$ n$ h! D& z) l為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
: W# s! Z! D0 J& O: O

5 q/ l+ n" x9 G

4 I& `; E8 _  z4.輸入共模範圍 與 輸出擺幅
; w3 x  Q- K, R5 z1 u
+ l: M6 S$ h/ e. f! q9 |& j這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
' m% b# M+ |8 ~* j+ y然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
0 j9 L" j# e' F, i/ k, ~hspice有比較快的方法可以獲得這些資訊嗎？
/ ^7 P# k  ~. ^- g* N. z1 s% F
- k4 K  p& l, X% C

) |$ x) u4 K/ Z: z  W" L/ ^' G$ t
以上問題
  Y; v- O/ L* v請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
# T9 J/ s- S# R3 l最後想請問一個寫netlist的小問題
) `" D2 L) M( y7 W在網路上看到一些例子，特別把mos寫成並聯好幾個
$ {  g# [2 |4 e- xmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
! C8 V3 f0 T1 c) q' E這兩種寫法有什麼差別嗎？(模擬或layout上)
6 m# X! j, i! G, R4 n6 y如果不用下面的寫法會有什麼缺點？




附上小弟寫的folded cascode(輸入為PMOS) netlist:
. i0 F6 F7 [/ y, P9 q/ g. b
folded
/ q: ~% D+ S  @' `: \.global vdd vss

.option acout=0

.option post=2
. W( w4 ^8 o  @2 r.option probe

6 I9 o+ J# s- K/ d3 N$ A.protect
- E5 g9 C3 x2 m.lib ./rf018.l tt
% F% b9 T0 g' Q$ a9 j/ S6 {.unprotect
1 w8 f" X+ V2 L! e- T+ O
mp1 1 in1   7 vdd pch l=0.35u w=30u
, |! R  N9 A6 e) q0 y- Qmp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
' Q8 [. o" T. {mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
  ^$ ?( N+ d* nmn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
8 t  \# }& O( ?- n& qmn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
3 l* [- }+ a  ~! k& Yvcm 8 0 dc 0
; L! s+ X- [( S; H  a3 c1 \vdd vdd 0 dc 3.3v
  H% j6 h7 Z! n8 H+ \3 j& Evss vss 0 dc -3.3v
) J' F$ _" j' \; T8 |" R
vb1 b1 0 2.4
vb2 b2 0 -1.2
2 q8 \( d% A! j, h7 H, Jvb3 b3 0 -2.4
$ L6 Y7 m. x* z4 K8 T
" `0 ~% f* G% m, d4 r5 c.op
  o9 p6 N3 n  B.ac dec 10 100 100g
* d6 N$ S; x" \: E
5 t! J5 c! U7 C. M6 V*讀取輸出端的描述
/ R. E1 p  E: d& }7 _! s.print ac v(out1) v(out2) v(out1,out2)
8 m( b9 W) }. i! w9 T.probe ac v(out1) v(out2) v(out1,out2)
: H0 F9 P0 H2 W3 z/ ]! N.print ac vdb(out1) vdb(out2) vdb(out1,out2)
* _9 a0 `; a, ]# j; a0 {.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

; D% S. m) m1 G0 ~# Q.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
  o% r0 \5 b8 O( v# m可否請問一下這是什麼意思阿

rice019

Gain差兩倍
; }3 ~% i  c+ T因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
1 ?; q* v; I* P8 E4 L% v! y所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
) l. m' F" o# _8 S  i* K; r+ N  \最後想請問一個寫netlist的小問題
+ x6 u+ B5 }/ t# k: p% E# g' Y! j在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
0 X. e/ c9 p( P6 s, Y3 xmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
" l+ Y& l! `( b9 @' h這兩種寫法有什麼差別嗎？(模擬或layout上)
! Z8 n" ?  E  \======================================
2 i( ^4 e( l  R& l我絕得啦！雖然width感覺都相同
) e% o' a3 [$ Z: d4 |3 U  u但是跑hspice時候可以看到他們應該在不同的pch裡
( E, _( ~- f3 }% d例如...pch.1   pch.2 所以裡面有些參數就不一樣
/ u  H$ s/ Z8 J像是Vt~~或者mobility.....
. \- n+ l  s# w4 E+ Q, J, L在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
2 K/ D( `+ x. Q; Fmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
) o- s; _8 K0 \. H  Y! M# [' h: @2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
8 t6 U) A, S$ w* @3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4 N, y" G8 \( h6 q& `4.Allen的書應該有。
! l# H% Q: l2 ~( N5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
( g6 H1 H& v% b' s3 s/ }謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~