PLL模擬

bigbigbird

這是小弟我做的PLL模擬圖  只是一般上看到的都是在最高點時  過一會就開始放電
! X0 J9 q; W& m  F2 E而我的卻過了好一陣子  請問這是什麼原因呢  
9 `3 p( y. n" t1 d/ }1 m' S是穩定時間的關係嗎  還是有其她的因素存在  麻煩高手解答囉  謝謝

gyamwoo

我覺得是你refence的clock沒有跟除頻器的clock在相距很近的時間輸入pfd
. r, g' U! R+ n或者是你的pfd沒有在這兩個訊號為0(for rising edge) 或1(for falling edge)時被
啟動
  U9 t, V7 s8 p) g2 [/ z3 @  T2 U因為上述發生的情況造成cp的誤充電才會有一直衝衝衝到1.8，反正pfd能反應
( a. Z+ ?* f9 n" \出輸入兩個訊號的快慢、相位差。自然鎖得回來。
( B& W4 e6 [, Y! W
我是認為啦…看transient的ringing應該要等pll鎖定後突然改變除頻數或者是輸
入的頻率。得到的transient的locking time
畢竟有人量測會看這開始一瞬間的transient嗎？
模擬的時候你可以微調reference clock的delay 與 除頻器輸出訊號的邊緣稍稍對
齊~
不知道我這樣說，大家認為可不可以？

lishang

Check your loop bandwidth, you can find out what's wrong.

大大山

the time of delay is long ,you can check it.