Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7360|回復: 2
打印 上一主題 下一主題

[問題求助] Virtuoso 做 CDLout 遇到的問題!!!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-28 23:35:12 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file5 B0 c  a9 J8 R, D$ U& e; h
. r2 K, W" ]  |" G) U0 i
再進行Hspice模擬  在CDLout設定時 其Netlisting Mode
3 G. I7 A: y# L( s; n! n8 @3 [* X; R' @
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項7 Q$ z6 p5 E4 A# @
: M$ S' P5 N: ]5 V1 I3 L
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)- Z; b0 V& d0 H0 ]! |  Z% w
2 N% {+ i3 R* U+ V% X! j$ F& W
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?' V3 {. m- {8 B, l
/ X  X: D5 g: v+ @# y! V* Z: Y
另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)
' i( j  u) D1 x7 g% V' z/ ^( @$ A- P4 l' r7 H0 l
請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
/ w. j3 z9 l! Q. q- K+ m8 T  W; e' s  u8 W# {3 a
敢請高手賜教  在此先行謝過!!  <_O_>' D! g4 x, x- L+ c* h
# p6 [1 h" S6 \1 M, f
1 [0 w  l, Z2 a9 V% `

3 X/ @: j( O. ~. h1 L; e

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 06:27 AM , Processed in 0.100006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表