Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file

再進行Hspice模擬  在CDLout設定時 其Netlisting Mode
- b" _% _# d: u" q
* ]( ]) Q! ?7 o+ }( e的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項

但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
; N4 I  q% v( d  N4 o- v' `) D% ]
8 H/ o# r5 e; H' J所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?

6 f" O. F; F* U* S) {7 M另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)

) M* q1 O1 D# f1 U請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
- n5 G4 k$ ~+ m& G' ^4 @
敢請高手賜教  在此先行謝過!!  <_O_>
4 B! S2 u3 h, C4 S


* E" V9 j' A2 p/ a! ?' U2 G! d

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。