power on reset(POR)電路分享

hyseresis

請問各位先進:
8 n1 M; e1 ^) Q, N. S, C因為最近有機會用到power on reset(POR)電路
; T8 K5 M/ g0 Y9 d,不知道各位是不是有什麼好用的電路可以分享,
' o  e; ~  o* }1 G9 @6 z0 S& L也就是保證一定有reset pulse而且不容易死掉的電路,
$ h* m4 G0 w, J2 C網路上可以爬到很多,一般都是RC delay或是用MOS取代RC,但是不知道一般業界都是用哪一種?
希望大家可以分享一下....
以下是一般電路跟波形

chienw

一般外面用RC delay就可以了。您上面的reset pulse好像不大对（schmitt可以放在芯片的Input IO里，所以reset会比power延迟一点）。所谓的死机应该是reset的release时序问题，建议芯片内用clock同步一下。若有不对之处请多指教。

hyseresis

感謝大大
* p4 j, y6 K* l9 G您說的沒錯,
+ c2 ^; k% {- X% B/ j) v0 k# S1 y我想我圖有一點點不對
% n4 i% [( i3 W4 x6 F! K不過大概就是這樣,不知道大大有無電路可以分享
8 ]' H9 I% }( N/ |2 o4 L感謝

garyinhk

我會用mos cap來替代1.bmp中的cap，而且也會用pmos來替代電阻，這樣會save一些area~蠻好用的，結構都差不多~

weixinglu

这个电路用在芯片里一般不会有问题，但存在有复位时间不够的问题。

hyseresis

不好意思,請問一下樓上得大大
# u9 f  T# _3 n0 Q" |& W* w....何為復位時間???

pai001

復位時間!應該就是reset時間
台灣翻譯為重置,大陸好像就是翻譯為復位

cnasic

這個POR根本不能用
( Z: x3 r% t3 p5 @+ t' O! m( ]http://www.sigcon.com/Pubs/edn/por.htm

semiartist

gen rst signal by comparing vref with vdd/x  with hysteresis.....if there is band gap circuit

chunyulu

Rest 的線路建議當然使用目前最簡單的RESET IC.
+ z8 |# w1 G) `' c0 |( k- o
7 J+ {. U# a& b$ @: S( X" y(不會因為使用單純RC,導致溫度影響時間而造成RESET 不準),當然這要看您自己的RESET 線路是要用在那裡...
$ k1 J9 k: X0 K' ~6 @$ k0 t4 {- E如果是不需要考慮精準當然最省錢還是使用RC線路呀!!
: a% X- w, ^( z* g: H2 O+ s
另外也可以用OP 比較器去做RESET 線路歐...共勉之

s13571357

我看不到內容
有其他網頁可以做連結嗎
想看一下實際電路