關於在virtuso下drc的問題

squirrel316

先前用laker畫layout時
如果違反DRC的時候
再拉線時會出現紅色數字跟你說你現在的距離違反design rule
4 S4 E: N4 W6 C" }: m# l現在因為使用PDK畫layout的關係
所以改cadence的virtuso
* o1 ~* [1 O( V& V3 L, ]: c不過用到現在看來好像沒有這功能
可否請問一下virtuso是否真無該功能
如果有的話 該如何叫出
畢竟這樣再畫layout時可以稍微對DRC有幫助
畫layout速度也會快一點
  @! Y  m8 i! |$ {8 c3 ?# ]9 |謝謝

hiyato

印象中，virtuoso沒有這個功能，所以只能熟練Design Rule，這樣會加快layout的速度。

shkao0201

在laker是Rule Drivern ,在virtuoso中有類似的功能是DRD(Design Rule Drivern),但是在virtuoso中要有VLE Turbo的license才能使用喔.(VLE: Virtuoso Layout Edit).

shkao0201

你可以在cadence安裝目錄下的DOC目錄中找到Virtusos Turbo的User Guide有詳細說明.

jkchien

Virtuoso 在VLE是沒有此功能
' i+ }7 T  y9 s但是再進階的Turbo和VXL就有此功能而且可以設定force,notify,none三種狀態
但是得先在tf 中設定DRC相關Rule，方法和laker近似
然後在options→啟用DRD功能
可以選項設定相關Design rule動態偵測方式
' ^, S9 v3 p, `3 Y' QVirtuoso 有相當多的功能 但是分別安置在不同版本下
& A, |/ D  I# g啟用軟體之命令分別是
layout →這是VLE (陽春功能版)，對於Fully layout者 綽綽有餘，此版本及更進階版本皆可以整合Dracula , Calibre , Diva, Assura等驗證工具進行線上除錯
Turbo是另外於option啟動，大部分Laker有的功能 此版本全含蓋，是屬於layout比較需要以及常用的功能
icfb→VXL版本(頂級功能版)，此版本需要整合電路設計編輯功能才能發揮最大效益，搭配PDK是最好的方式，然後再搭配SOC encounter 進行自動化佈局與繞線

yatiman

的確，在一般的Virtuoso下我也找不到有這個功能，至於turbo版的部分
還要去試看看...
不過我想請問的是有辦法作on-line 新舊圖檔比對嗎？因為畫了一堆版本
到最後會搞不清楚改了哪些地方。

yingruye

一開始從laker轉Vituoso我也不習慣
: t0 a8 F  [- [' G6 ?所以每個都要用尺過
習慣就好啦~~~
1 L- |  n# y7 V在RF方面好像蠻喜歡用這套軟體
聽說~~比較準確在模擬POST-SIM 時

veteran

原帖由 yatiman 於 2009-6-19 10:35 AM 發表
2 [8 f! z! s& d) W的確，在一般的Virtuoso下我也找不到有這個功能，至於turbo版的部分
) M- W) G7 P3 D$ [" }( X2 x# E還要去試看看...
# U' ^2 ]5 h! I% O9 L/ h+ g' H( t2 H不過我想請問的是有辦法作on-line 新舊圖檔比對嗎？因為畫了一堆版本
到最後會搞不清楚改了哪些地方。

6 }1 W; O# l! f; B5 |! e
9 g3 v9 U0 k2 _* T這個功能Virtuoso是沒有的..不知Laker有沒有？一般這動作都是利用Physical Verification的DRC去做LvL的動作。