使用tsmc18時發現一個很嚴重的問題

andrew_wee

最近在使用tsmc18 但奇怪的是，原理圖中加tsmc18的mos管instance后模擬時就會提示model未定義（我用的是rf018.scs這個model文件）。所以我只好退而求其次，使用analoglib里的mos管instance,然後用rf018.scs這個model文件，這樣在一般情況下是能模擬成功的。但使用DC分析時，模擬到最後會有warning:作圖有誤，找不到mos管的D，G，S端，DC分析也就得不到想要的曲綫。我不知道有沒有人遇到過同樣的問題，大家交流交流，交流會有收穫。

andrew_wee

yalloooo ,how can i use the verilog file? Please tell me more details.Thank you!

andrew_wee

原帖由 yalloooo 於 2009-5-22 06:41 PM 發表
+ Z+ Y% l3 _  Fyou can use the verilog file to fullfill this problem!

yalloooo ,how can i use the verilog file? Please tell me more details.Thank you!
3 S' V' a+ h9 O1 |+ ]4 z, o事情紧急，我都快睡不着了，请高手指点。

6 c  b% J' w$ L( ]& E+ I3 i" B[ 本帖最後由 andrew_wee 於 2009-5-22 09:58 PM 編輯 ]

andrew_wee

問題可能很簡單，知道的人幫幫忙啊