大家在購買FPGA產品時最關注的因素是？

mister_liu

賽靈思ISE Design Suite 13.3 設計套件 完整客制化精度浮點運算支援  為DSP設計業者挹注更高生產力
全新位元與週期精準的完全客制化單、雙精度浮點運算功能 現已內建於System Generator for DSP

全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.；NASDAQ：XLNX)）今日宣布發表全新ISE® Design Suite 13.3設計套件，其中結合了許多全新功能，能讓數位訊號處理器(DSP)設計業者針對無線、醫療、航太與國防、高效能運算與視訊應用等設計，輕鬆地加入位元精準的完全客制化單、雙精度浮點運算功能。客戶可透過System Generator for DSP，以及運用Xilinx Floating-Point Operator IP LogiCORE™執行上述設計流程。結合單、雙精度、以及業界唯一具備完全客制化精度浮點運算功能，加上備受市場肯定的System Generator for DSP帶來的高生產力，DSP設計業者可在這種萬事俱備的環境中輕鬆地設計、模擬和建置各種浮點運算設計，並能對矽元件部分及系統所需要的功耗擁有更佳的掌握度。
/ Z2 E4 d& T3 l+ P7 T' W1 c2 v# P
賽靈思公司設計方法行銷部門資深行銷總監Tom Feist表示：「相較於競爭廠商提供的解決方案，目前只有System Generator for DSP能為研發業者提供位元精準的解決方案，也就是我們能保證模擬模型可吻合實體設計的硬體建置。賽靈思的7系列28奈米FPGA能在單一元件中提供運算速度高達1.33 teraflop的單精度浮點運算效能，進而帶動業者相繼運用這個簡單易用的設計流程，開發出完美的成品。」

mister_liu

賽靈思的Floating-Point Operator核心可讓各種浮點計算作業能在FPGA中執行。當透過CORE Generator工具產生核心時，該作業即可確定，而現在則由System Generator來執行這項工作，同時每項作業變數有一個共用的AXI-4串流介面。以往客戶可運用CORE Generator中的完全客制化精度浮點運算IP，在單賽靈思FPGA元件中加入浮點運算設計。然而，要採用這種設計流程，業者必須了解VHDL或Verilog語言，而且對DSP研發業者來說模擬作業亦是一大挑戰。但有了ISE Design Suite 13.3設計套件後，研發業者現在可透過運用The Math Works’ Simulink®的各種模擬功能，從更高的抽象層了解他們的系統，可確保設計對精確度的要求。

ISE Design Suite 13.3 設計套件也加入了Red Hat Enterprise Linux 6作業系統，並針對邏輯、嵌入式和系統版本用戶提供加強的生產力功能。所有版本都內含隨插即用IP的加強功能和支援7系列 FPGA。嵌入式與系統版本內含Platform Studio簡單易用的強化功能，其中包括全新的圖形化設計檢視(Graphical Design View)功能。邏輯版內含支援PlanAhead™設計分析工具的生產力強化功能，包括針對HDL檔案的圖形階層檢視器(Graphical Hierarchy Viewer)。
7 G* i* d8 Q9 t) w/ ~* J
客戶現在即可上網下載ISE Design Suite13.3設計套件，並可馬上著手進行設計。另外，客戶還可下載賽靈思最新有關System Generator中浮點運算支援的白皮書(請參閱浮點運算DSP演算法)，進一步瞭解IDS 13.3如何提升生產力。客戶亦可至YouTube網站觀看介紹浮點運算支援功能的相關影片。
/ z: k8 Q$ L$ q
% n1 {$ v- j. `* _) z' k9 D( n3 J所有ISE版本現可提供全新的ISE Design Suite 13設計套件，邏輯版售價由2,995美元起，可以支援32位元與64位元的Windows 7作業系統。客戶可至賽靈思網站免費下載30天的全功能評估版本。

mister_liu

賽靈思顯示目標設計平台 加速超高解析度4K2K顯示器開發   
賽靈思聯盟優質成員東京電子設備公司 針對顯示目標設計平台推出ACDC 1.0硬體平台

6 s8 y# s% M+ b5 E
全球可編程平台領導廠商美商賽靈思(Xilinx, Inc.; NASDAQ：XLNX)今日在美國廣播電視設備大展(NAB)(攤位：N4319)宣布推出顯示目標設計平台(TDP)。這款平台是以賽靈思聯盟計畫優質成員東京電子設備公司(Tokyo Electron Device)的ACDC (擷取、組成、散佈、消費) 1.0版硬體平台為基礎，將目前的1080i或1080p視訊來源與整合到4K解析度顯示器中，協助業者加速開發4K2K顯示器和高解析度投影系統。它同時也是賽靈思持續擴充中的目標設計平台之最新生力軍，讓廣播設備研發業者與製造商可鎖定影音製作價值鍊中的ACDA範疇快速建置各種解決方案。

mister_liu

顯示目標設計平台採用賽靈思領先業界的28奈米技術Kintex™-7系列現場可編程邏輯閘陣列(FPGA)元件為基礎。廣播設備研發業者可透過採用Kintex-7 FPGA的顯示目標設計平台開發新產品，可降低系統的耗電，並將系統效能提升至4K2K解析度，更能加速其設計生產力，以及快速建置可運作的顯示器或投影系統。而FPGA本身的可編程功能，可讓業者在整個設計到投產階段都能具備彈性修改的能力，並可因應業界持續演進的內容供應及顯示標準。研發業者也可藉由這款顯示目標設計平台後，可專注於產品的功能開發，提升產品的差異化，並且搶先競爭對手推出新產品。
- ~+ Q- \! [; w* }- l- G5 u
1 {9 n4 _- E) V2 C東京電子設備公司副總裁Yasuo Hatsumi表示：「Kintex-7元件是業界首款具備高速序列處理效能的FPGA，這對支援全新的顯示介面而言相當重要；而這款產品的價位也能提供各種高階4K2K顯示器、投影機、以及消費性數位電視所需的功耗與系統效能要求。賽靈思的顯示參考設計方案加上我們提供的硬體平台，讓研發業者不必從頭開發視訊系統的框架。」

, j2 P- \' `# l0 B4 A( `! f: k東京電子設備公司在視覺顯示解決方案領域是公認的領導廠商，公司已售出500多套採用賽靈思Spartan®-6系列45奈米FPGA的開發平台，全球頂尖的數位顯示器與投影機品牌廠商都是東京電子設備公司的客戶。

0 l8 x: L% ^0 k1 P, G7 S賽靈思公司廣播與消費性產品部門行銷總監Ben Runyan表示：「正如同我們為設備製造商在廣播級擷取、組成、散佈網路所帶來的各種頂尖FPGA解決方案，賽靈思的解決方案和東京電子設備公司的技術，可協助客戶快速開發各種系統，讓全球的消費者能觀賞4K2K的影片。我們期盼透過這款顯示參考設計方案，未來可讓4K2K顯示器的普及度可媲美1080p平面顯示器。」

mister_liu

顯示目標設計平台
全新的Kintex-7 FPGA顯示目標設計平台，能為超高解析度視覺顯示系統全面提升生產力，可讓產品開發業者能結合四個1920x1080的交錯式或漸進式掃瞄視訊輸入頻道，開發出各種4K2K顯示器、數位劇院/家庭劇院投影機或廣播專業級螢幕。這款平台內含三款參考設計方案：

0 |- t" W, O# CHD至4K2K純量運算/升頻器
# Z+ V8 S% `$ P+ c/ f# e: K9 c4個HD 輸入馬賽克處理
6 K0 m3 F% f, G. M) Z! @8 l4K2K 畫面更新率轉換器(FRC) 可支援60Hz 至120Hz更新頻率
; j5 M, S/ j1 X3 t4 g2 S  g
關於Kintex-7 元件
( l  o' N6 t; [1 z9 F) vKintex-7 FPGA具備許多功能，非常適用於各種ACDC廣播解決方案。這些功能包括靈活的混合訊號(AMS) 模塊，讓使用者能監測設計的內部區塊，還能整合各種類比功能，包括FPGA上的類比數位轉換器與數位類比轉換器，能改善終端產品的效能、節省機板空間、並降低材料清單的成本。

  h  y( M8 ]# \1 b, ]供應時程
9 C1 W( T& l2 Z$ y/ u搭載Kintex-7 FPGA及目標設計平台的ACDC 1.0 基板將於2012年第2季上市。欲瞭解Kintex-7 FPGA 顯示套件的相關資訊，包括ACDC 1.0基板，支援HDMI™、SDI、LDVS和V-by-One® HS等規格介面的FMC卡。

mister_liu

Altera宣佈可立即提供下一代非揮發性MAX 10 FPGA和評估套件
MAX 10 FPGA整合了雙配置快閃記憶體、類比和嵌入式處理功能，提高了系統價值


2014年10月1日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈開始提供非揮發性MAX® 10 FPGA，這是Altera第10代系列產品中的最新型號。使用台積電（TSMC）的55 nm嵌入式快閃記憶體製程技術，MAX 10 FPGA這一款革命性的非揮發性FPGA在小外形封裝、低成本和即時啟動可程式化邏輯元件封裝中，包含了雙配置快閃記憶體、類比和嵌入式處理功能。MAX 10 FPGA現在已經開始發售，由多種設計解決方案提供支援，這些方案加速了系統開發，包括Quartus® II軟體、評估套件、設計實例，以及透過Altera設計服務網路（DSN）提供的設計服務，還有文件檔案和培訓等。在www.altera.com/max10_pr上提供了更詳細的資訊。
" b  @. p1 e: ?* ^  Q/ m3 a: m
5 e8 m$ _" q  b" J7 g, n富士全錄有限公司控制器開發部經理Katsuhiko Yanagisawa表示：「Altera推出新款MAX 10 FPGA後，我們非常激動。這些元件幫助我們進一步提高了整合度，包括ADC和快閃記憶體以及雙配置功能，這些都是系統管理和輔助晶片功能所需要的。利用這些特性，富士全錄減少了我們多功能印表機的電路板元件數量，也降低了系統成本。」

mister_liu

MAX 10 FPGA減少了材料整體成本，同時提高了電路板可靠性，幫助用戶進一步提高了系統價值。與其他低成本FPGA相比，高度整合的非揮發性FPGA在一個晶片中整合了以下關鍵特性，電路板面積減小了50%：
) `$ c3 O! ~/ M( ]1 M" O. F+ p1 i9 b9 V& l•        最高5萬個邏輯單元
•        快閃記憶體模組（用戶快閃記憶體和雙配置快閃記憶體）
•        類比數位轉換器
•        嵌入式記憶體和DSP模組
' i( y* G" ?+ M•        DDR3外部記憶體介面
5 F; U+ G4 ~! @7 C•        軟式核心Nios® II處理器實現嵌入式處理功能
•        最多500個用戶I/O
•        整合電源穩壓器

這些關鍵特性支援MAX 10 FPGA完成多種重要的系統功能，例如即時啟動配置、故障保護式更新、系統監視和系統控制等，進而幫助客戶進一步提高了系統層級的價值。

& w( C( v7 [, m3 A, ^, N系統開機時的即時啟動架構
& t( \7 M& z! h( D5 o- b, ~使用晶片內快閃記憶體，MAX 10 FPGA在不到10 ms（毫秒）內完成配置。對於系統管理應用，即時啟動特性使得MAX 10 FPGA成為系統電路板上最先運作的元件，控制其他電路板零組件的啟動。在資料通路應用中，即時啟動特性支援MAX 10 FPGA在供電時提供積極的用戶交互功能。
7 v/ B) ^9 g. E8 D. R8 ]3 G
5 a, V6 W3 s, R/ I5 {4 g雙配置保證了故障保護式更新
整合在MAX 10 FPGA中的晶片內快閃記憶體支援雙配置，在一個晶片中實現兩個FPGA設計。利用雙配置功能，元件可以完成故障保護式更新，一個快閃記憶體模組指定用於更新映像檔，而另一個模組保留用於「保護」出廠映像檔。透過這一種功能，能夠更快的部署系統，降低了維護成本，運行生命週期更長。

mister_liu

用於系統監視的類比模組
3 W7 f7 f9 O0 R' z1 A/ ~4 rMAX 10 FPGA整合的類比模組包括ADC以及溫度感測二極體。利用整合式類比功能，MAX 10 FPGA可以用在需要系統監視的應用中，例如溫度控制和觸控螢幕人機介面控制等。整合類比模組可降低電路板複雜度，減小了延時，實現了更靈活的取樣排序，包括雙通道同時取樣等。

用於系統控制的嵌入式處理功能
MAX 10 FPGA支援Altera軟式核心Nios II嵌入式處理器的整合，為嵌入式開發人員提供了單晶片、完全可配置的即時啟動處理器子系統。利用整合在MAX 10 FPGA中的Nios II嵌入式處理器，元件可以用於高效率的管理複雜控制系統。

; z/ J* \3 x- F: p5 n4 E; z針對多種應用
+ g; M- s# K- V  k& W6 |. ?1 ?MAX 10 FPGA為很多終端市場提供系統層級價值。元件的整合功能結合小外形封裝（小到只有3 mm x 3 mm），MAX 10 FPGA成為空間受限系統的高效率解決方案，例如汽車和工業應用等。在高階通訊、運算和儲存應用中，MAX 10 FPGA能夠有效的管理複雜控制功能，同時進行系統配置、介面橋接、電源排序和I/O擴展。

5 x0 K" X" T+ d. \: I4 G* mAltera產品市場資深總監Patrick Dorsey表示：「MAX 10 FPGA在一個元件中整合了很多功能，滿足了市場上對節省空間、降低成本和功率消耗的需求。早期試用計畫的數百名客戶已經認識到嵌入式快閃記憶體技術與可程式化邏輯、類比、DSP和微處理器功能相結合的優勢，現在，所有客戶都可以使用MAX 10元件、電路板、IP和軟體。」
" K+ b# \; _; o, B7 k
Altera的Enpirion電源解決方案增強了MAX 10 FPGA的系統價值
4 E& A  c/ ]3 Q4 F使用輔助的Altera Enpirion電源元件，能夠大幅地提高MAX 10 FPGA在整合和封裝方面的系統整體價值。Enpirion電源產品是高度整合的解決方案，簡化了電路板設計，減少了BOM（材料清單）成本。Altera提供經過全面驗證的Enpirion電源參考設計，適合採用MAX 10 FPGA，降低了設計風險，簡化了電路板設計。

供貨資訊
- Z! u. S' S0 y2 w# Y: d6 z  ]- t現在MAX 10 FPGA已經開始發售。MAX 10 FPGA提供商用級、工業級和汽車級（AEC-Q100）溫度元件。客戶可以透過購買評估套件，下載設計實例，閱讀產品文件檔案，下載免費的MAX 10 FPGA開發軟體，開始他們的MAX 10專案，所有這些需求都可以在Altera網站上找到。現在還可以提供MAX 10 FPGA評估套件，價格只有30美元。

mister_liu

美高森美推出帶有最高密度150K LE器件的SmartFusion2先進開發工具套件
開發工具套件帶有兩個用於現成子卡的FPGA夾層卡接頭，並附贈價值為2500美元的Libero 白金(Platinum)開發許可


致力於在功率能耗、安全、可靠和性能方面提供差異化半導體技術方案的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣佈推出全新最高密度、最低功耗SmartFusion®2 150K LE 系統單晶片(SoC) FPGA先進開發工具套件。電路板級設計人員和系統架構師使用兩個FPGA夾層卡 (FPGA Mezzanine Card, FMC)擴展接頭來連接廣泛的具有新功能之現成子卡，可以很快地開發出系統級設計，這在為通信、工業、國防和航太市場開發新應用時，能夠顯著地減少設計的時間和成本。

mister_liu

美高森美高級產品線行銷總監Shakeel Peera表示：“我們全新的SmartFusion2 150K LE先進開發工具套件是開發低功耗、高安全性和高可靠性SoC應用之設計人員的理想選擇。通過板載最高密度150K LE器件，這款開發工具套件可讓客戶為整個SmartFusion2系列設計應用。而且，通過充分利用兩個工業標準FMC接頭來開發或接入現成子卡上的預設計功能模組，設計人員能夠加快產品的上市速度，以及減少高密度設計的開發成本。”
) x5 l0 O$ Z5 S2 t; w2 p! S
新型SmartFusion2 SoC FPGA先進開發工具套件提供了功能齊全的150K LE  SmartFusion2 SoC FPGA器件，這款業界領先的低功率150K LE器件內部整合了可靠且基於快閃的FPGA架構、一個166 MHz Cortex™ M3處理器、數位訊號處理器(DSP)模組、靜態隨機存取記憶體(SRAM)、嵌入式非揮發性記憶體(embedded nonvolatile memory, eNVM) 和業界所需的高性能通信介面均整合在單一晶片上。在彙整了來自iSuppli的預測和各競爭對手財務報告中有關各產品系列營收的資料之後，美高森美估計其FPGA市場的規模大約為25億美元。

新型FMC接頭可以直接和其他現成的用於圖像和視頻處理，高速串列通訊介面(SATA/SAS、SFP、SDI) 和類比 (A/D、D/A)等應用的標準子卡相連，可以節省更多的成本,加速設計開發時間，幫助顯著縮短設計的上市時間。這款工具套件的推出還與美高森美的專有技術和有關JESD204B的IP相輔相成，支援不斷增長的高速資料轉換企業市場，可用於雷達、衛星、寬頻通訊和通訊測試設備等應用。
  i1 L; P. s" N; l% ~
這款工具套件還包括價值2500美元的一年期美高森美先進Libero SoC設計軟體白金使用許可(platinum license)。通過提供Libero SoC設計軟體，美高森美創造了更高的易用性和設計效率，具有先進的設計精靈、編輯器和腳本引擎，讓客戶可縮短基於SmartFusion2和IGLOO2 FPGA設計的上市時間。