請問如何將VERILOG代碼綜合后 在生產HSPICE能識別的晶體管級網表

cirand

可以在cadence的icfb中用verilog In来把gate level的verilog 转成schematic。有了schematic再跑hspice就简单了。

cirand

ICFB 适合于模拟电路，以及手工设计的电路。
$ f. r) P9 g: J) q& L: R综合工具比较多，象synopsys的Design compiler ， cadence的ambit。