SRAM and RF SRAM, 1port, 2port?

memcad

dual port sram 一般基于8管SRAM结构，读出靠的是sense Amplifier，需要复杂的写入和读出逻辑，面积很大，而且都是硬IP，用到的metal层多，一般要block 3层metal。所以，APR的时候一般是放在芯片的外围。优点是：规模可以做大，一般是大于16Kb，规模阵列，可以shink最小drc rule面积利用率高。
0 N7 N5 `9 v* ?register file一般是基于latch结构的存储单元，用户可以根据需要自动综合width和depth。规模不能大，<1kb，优点是读写控制用standard cell做，可以APR，因此可以merge到整个设计中，共用走线通道，可以放在core中。