Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 20924|回復: 3
打印 上一主題 下一主題

[問題求助] SRAM and RF SRAM, 1port, 2port?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-28 22:58:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問各位前輩.2 R. ]  ]) B3 |0 Q) c, K
SRAM好像有分1 port, 2 port, dual port這3種- ^* [! l. n5 P6 c4 |0 U6 M
然後又有所謂的register file SRAM,也有1port, 2port.
+ s# l* h$ X: @; Y8 b- W6 v0 i2 r* f3 z% z9 k, Q& o7 g6 `- G' D7 s
請問這些的差別是什麼阿? 應用上又有什麼不一樣呢?
6 {' b. x: a2 J2 w  ^- B( O: U1 }$ c0 y9 o" W
對這些實在是覺得很混亂,有人可以幫忙解說一下嗎?謝謝~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂7 踩 分享分享
2#
發表於 2009-6-7 11:03:36 | 只看該作者
首先,定義這個名詞的其實是製作這個SRAM的設計公司。
$ U0 e) K7 S3 @; S2 |; P, H我碰過的例子,也許是大部分的例子。; W' J4 O1 V1 k
one-port 是在1個clock cycle之內支援:1讀、1寫。
2 W+ a8 m5 n3 J; ~# R) x- e9 qdual-port 是在1個clock cycle之內支援:1讀0寫、0讀1寫、1讀1寫。[他的I/O data各有1條,address 2條]- d9 j" B3 m" R3 v$ |
two-port 是在1個clock cycle之內支援:2讀0寫、0讀2寫、1讀1寫。[他的I/O data各有2條,address 2條]
, Y' `( q& ^4 ?2 O4 D
, c4 y: M) a; L9 G1 tSARAM跟Register-file的差距在於密度問題,當然電路的長相也不同[換句話說 面積跟消耗功率也是不同]4 Z. d( z) m- ^$ j8 c6 t
普通情況而言,SRAM的密度比較大,同樣面積底下可以塞多一點資料,但是他的address line的最低要求要比較大
! g8 P( ?) {3 w, |8 S1 ^可能address line一定要8個bits左右,但是使用者未必會使用到這麼多entries。7 `) f# N2 Z! {6 b; L3 ]4 C4 d

2 @: H7 j# z. v4 Q* w3 v( a% N. bRegister-file則是可以擁有比較小的entries,但是他最大能容納的entries數量應該遠不如SRAM...

評分

參與人數 1Chipcoin +5 收起 理由
masonchung + 5 言之有物!

查看全部評分

3#
發表於 2009-9-22 11:48:44 | 只看該作者
你寫的 dual-port 和 two-port  反過來嚕6 ^. j  b! j: R# P
我用Faraday Memaker 產生# y* p3 e( @* o

0 b- g6 i  x4 I8 p) \; Q" K" o+ K) stwo-port 是在1個clock cycle之內支援:1讀0寫、0讀1寫、1讀1寫。[他的I/O data各有1條,address 2條]9 J: ?$ g1 L$ V% X' m& U: n! m7 V  `
dual-port 是在1個clock cycle之內支援:2讀0寫、0讀2寫、1讀1寫。[他的I/O data各有2條,address 2條]
! [$ Z7 N6 M5 q+ p/ s
1 Z0 S' t' \- R! K/ j有錯請指正~
4#
發表於 2009-10-12 11:51:18 | 只看該作者

回復 1# 的帖子

dual port sram 一般基于8管SRAM结构,读出靠的是sense Amplifier,需要复杂的写入和读出逻辑,面积很大,而且都是硬IP,用到的metal层多,一般要block 3层metal。所以,APR的时候一般是放在芯片的外围。优点是:规模可以做大,一般是大于16Kb,规模阵列,可以shink最小drc rule面积利用率高。
" x7 X, k( v0 y8 t$ ]0 G, Vregister file一般是基于latch结构的存储单元,用户可以根据需要自动综合width和depth。规模不能大,<1kb,优点是读写控制用standard cell做,可以APR,因此可以merge到整个设计中,共用走线通道,可以放在core中。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-24 10:27 AM , Processed in 0.108007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表